Chinese
您当前的位置：
首页 >
文章列表页 >
基于JP5028G芯片的2048kbit/s接口电路设计与验证
更新时间：2026-07-10

    • 基于JP5028G芯片的2048kbit/s接口电路设计与验证

    • Issue 4, Pages: 30-34(2022)
    • CLC： TN40;TN702

    • Published：2022

    移动端阅览

  • 尹茳, 吴阳, 李庆一, et al. 基于JP5028G芯片的2048kbit/s接口电路设计与验证[J]. 2022, (4): 30-34. DOI：

  •  
  •  
icon
试读结束，您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束，您可以通过登录账户，到个人中心，购买VIP会员阅读全文。
已是VIP会员？
去登录 >

0

Views

22

下载量

0

CSCD

Alert me when the article has been cited
提交
Tools
Download
Export Citation
Share
Add to favorites
Add to my album

Related Articles

浅析光缆护层印字耐磨性研究
大数据驱动下的智慧城市通信安全保障机制研究与探讨
CSA TC8零信任安全子工作组第三次会议召开
基于EKF的迭代滤波欺骗信号检测与抑制方法
专家会客厅

Related Author

No data

Related Institution

No data
0