基于FPGA与DSP的H.263硬件电路设计

马兴; 李卫民

Chinese

您当前的位置：

首页 >

文章列表页 >

基于FPGA与DSP的H.263硬件电路设计

更新时间：2026-07-10

- 基于FPGA与DSP的H.263硬件电路设计
- Issue 4, Pages: 57-61(2002)
- 作者机构：
  
  重庆邮电学院,重庆,400065
- 作者简介：
- 基金信息：
- DOI：
  CLC： TN402
- Published：2002
- 稿件说明：
移动端阅览
[1]马兴,李卫民.基于FPGA与DSP的H.263硬件电路设计[J].现代有线传输,2002(04):57-61.

马兴, 李卫民. 基于FPGA与DSP的H.263硬件电路设计[J]. 2002, (4): 57-61.
[1]马兴,李卫民.基于FPGA与DSP的H.263硬件电路设计[J].现代有线传输,2002(04):57-61. DOI：

马兴, 李卫民. 基于FPGA与DSP的H.263硬件电路设计[J]. 2002, (4): 57-61. DOI：

摘要

介绍了以 DSP与 FPGA为核心的 H.2 63的硬件实现电路

电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中

主要采用了 TI公司的图像处理 ASIC、高性能浮点运算数字信号处理器（DSP）tm s3 2 0 c6711

以及 Xlinix公司的 FPGA。其中

FPGA实现 ASIC之间的接口电路

DSP实现图像数据的 H.2 63编解码。

Abstract

介绍了以 DSP与 FPGA为核心的 H.2 63的硬件实现电路

电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中

主要采用了 TI公司的图像处理 ASIC、高性能浮点运算数字信号处理器（DSP）tm s3 2 0 c6711

以及 Xlinix公司的 FPGA。其中

FPGA实现 ASIC之间的接口电路

DSP实现图像数据的 H.2 63编解码。

关键词

Keywords

references

Views

173

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

An implementation method of IEEE1588 time synchronization technology based on hardware timestamping

运动估计算法的DSP实现研究

FPGA Based Demodulation of IRIG-B （DC） Code

H.264/AVC视频编码新技术

H.263中的几种容错编码模式

Related Author

Chu Ying-jun

Chen Guo-hui

吕良

邓中亮

赵罘

WANG Mao-ling

麻晓园

酆勇

Related Institution

The Fifth Research Institute of Telecommunications Technology

北京邮电大学自动化学院

北京工商大学机械自动化学院北京100876 北京工商大学机械自动化学院

THE FIFTH RESEARCH INSTITUTE OF TELECOMMUNICATION TECHNOLOGY

AI问答

Postal code：100079
Tel：（010）53879206 Email：tmw@bjxintong.com.cn
Technical support is provided by Beijing Founder electronics co., LTD 京ICP备09082226号-64 京公网安备11010602201714号
It is recommended to read the content of this site in Chrome&IE9+. Please switch to extreme mode in browser 360.
Cookies We use cookies to help provide and enhance our service and tailor content. By continuing, you agree to the use of cookies.

⁰