一种异步FIFO的VHDL实现

王学科; 李兴明

Chinese

您当前的位置：

首页 >

文章列表页 >

一种异步FIFO的VHDL实现

更新时间：2026-07-10

- 一种异步FIFO的VHDL实现
- Issue 5, Pages: 61-64(2009)
- 作者机构：
  
  电子科技大学
- 作者简介：
- 基金信息：
- DOI：
  CLC： TN791
- Published：2009
- 稿件说明：
移动端阅览
[1]王学科,李兴明.一种异步FIFO的VHDL实现[J].现代传输,2009(05):61-64.

王学科, 李兴明. 一种异步FIFO的VHDL实现[J]. 2009, (5): 61-64.
[1]王学科,李兴明.一种异步FIFO的VHDL实现[J].现代传输,2009(05):61-64. DOI：

王学科, 李兴明. 一种异步FIFO的VHDL实现[J]. 2009, (5): 61-64. DOI：

摘要

本文描述了一个异步FIFO的完整VHDL设计过程

并附了主要的程序代码和仿真结果。就异步FIFO设计中的如何同步异步信号、避免产生亚稳态和空满标志如何产生问题结合设计实例进行了详细的描述。

Abstract

This paper describes an asynchronous FIFO.The principal RTL code and simulation results are attached after discuss.This paper described how to synchronize asynchronous signals to avoid Metastable state

and how to generate the full and empty signs.

关键词

Keywords

references

Views

291

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

献给世界海洋日|中天科技两大标杆项目交出绿色答卷

面向数据中心网络的轻量级时间同步协议设计与实现

支撑政府科学决策引领行业创新发展服务会员标准赋能——创新发展中的中国通信标准化协会

基于物联网的电力互感器局部放电超声波监测系统研究

长飞公司亮相Abrint 2026：以全光技术赋能拉美数智未来

Related Author

No data

Related Institution

No data

AI问答

Postal code：100079
Tel：（010）53879206 Email：tmw@bjxintong.com.cn
Technical support is provided by Beijing Founder electronics co., LTD 京ICP备09082226号-64 京公网安备11010602201714号
It is recommended to read the content of this site in Chrome&IE9+. Please switch to extreme mode in browser 360.
Cookies We use cookies to help provide and enhance our service and tailor content. By continuing, you agree to the use of cookies.

⁰