FPGA-based high-performance all-digital phase-locked loop design

Liu Huan; Xingming Li

Chinese

您当前的位置：

首页 >

文章列表页 >

FPGA-based high-performance all-digital phase-locked loop design

更新时间：2026-07-10

- FPGA-based high-performance all-digital phase-locked loop design
- Issue 4, Pages: 75-78(2009)
- 作者机构：
  
  电子科技大学
- 作者简介：
- 基金信息：
- DOI：
  CLC： TN911.8;TN702
- Published：2009
- 稿件说明：
移动端阅览
[1]刘欢,李兴明.基于FPGA的高性能全数字锁相环设计与实现[J].现代传输,2009(04):75-78.

Liu Huan, Xingming Li. FPGA-based high-performance all-digital phase-locked loop design[J]. 2009, (4): 75-78.
[1]刘欢,李兴明.基于FPGA的高性能全数字锁相环设计与实现[J].现代传输,2009(04):75-78. DOI：

Liu Huan, Xingming Li. FPGA-based high-performance all-digital phase-locked loop design[J]. 2009, (4): 75-78. DOI：

摘要

本文提出了一种适用范围广泛的全数字锁相环（ADPLL）实现方法

在锁相环输入频率未知的情况下

实现锁相锁频功能。本文从全数字锁相环的基本实现方式入手

进行改进

并使用VHDL语言建模

使用FPGA进行验证。

Abstract

This paper discussed how to implement an ADPLL when its reference frequency unkown.Firstly

this paper describes the implementation of normal Adpll

and then change some part of it

and then based on FPGA using VHDL to test the design.

关键词

Keywords

references

高速整数除法器的实现及仿真 [J]. 刘杰. 福建电脑 . 2007(10)

伪随机计数器的设计原理 [J]. 郑艳梅,方葛丰,张丹. 电子测量与仪器学报 . 2006(02)

一种改进的全数字锁相环设计 [J]. 李肃刚,杨志家. 微计算机信息 . 2005(15)

Views

313

下载量

CSCD

Alert me when the article has been cited

提交

Tools

Publicity Resources

长飞公司旗下奔腾激光亮相德国Tube&Wire 2026，全球影响力再进阶

数据中心浸没式液冷线缆防虹吸与毛细技术的研究

高纤芯密度综合布线解决方案研究与应用

集成式ROADM技术演进及省内应用建议

央视实地探访亨通光纤|抢抓AI算力机遇，深耕光通信全产业链布局

Related Author

No data

Related Institution

No data

AI问答

Postal code：100079
Tel：（010）53879206 Email：tmw@bjxintong.com.cn
Technical support is provided by Beijing Founder electronics co., LTD 京ICP备09082226号-64 京公网安备11010602201714号
It is recommended to read the content of this site in Chrome&IE9+. Please switch to extreme mode in browser 360.
Cookies We use cookies to help provide and enhance our service and tailor content. By continuing, you agree to the use of cookies.

⁰