您当前的位置:
首页 >
文章列表页 >
Design and implementation of GSM downlink synchronization based on FPGA
更新时间:2026-04-20
    • Design and implementation of GSM downlink synchronization based on FPGA

    • Vol. 26, Issue 4, Pages: 69-74(2013)
    • DOI:10.13992/j.cnki.tetas.2013.04.014    

      CLC: TN929.532
    • Published:2013

    移动端阅览

  • 许起明, 余翔. Design and implementation of GSM downlink synchronization based on FPGA[J]. 2013, 26(4): 69-74. DOI: 10.13992/j.cnki.tetas.2013.04.014.

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

Views

134

下载量

4

CSCD

Alert me when the article has been cited
提交
Tools
Download
Export Citation
Share
Add to favorites
Add to my album

Related Articles

Analysis of the principle and verification of an improved Ray-Tracing model
Research on raising wireless utilization rate of GSM network
Research on 5G coverage effect based on simulation and testing
Research on LTE FDD and GSM spectrum sharing
Research on electricity welfare of smart grid users based on grid-connected microgrid

Related Author

宋雷
张冬晨
白晓平
贾磊
李琦
周君杰
郭建光
张力伟

Related Institution

中国移动通信集团设计院有限公司
中国移动通信集团湖南有限公司
中国移动通信集团陕西有限公司
湖南省邮电规划设计院有限公司中国铁塔股份有限公司湖南分公司
中国铁塔股份有限公司湖南分公司
0