

应用于 MEMS 陀螺中的 Σ - Δ 高通级联型调制器设计

王佩生, 权海洋, 张富强, 胡智勇

(北京微电子技术研究所, 北京 100076)

摘 要: 研究并设计了一种应用于 MEMS 陀螺的 Σ - Δ 高通级联型调制器. 该调制器基于 $0.35\ \mu\text{m}$ $3.3\ \text{V}$ 的现代 CMOS 工艺, 选取了无条件稳定的 1-1-1 MASH(Multi-stage noise Shaping, 多级噪声整形) 结构, 采用了斩波稳零技术, 消除运放 $1/f$ 噪声和直流偏移. 高通积分器的运用, 优化了低频信号的传输抗干扰性. 本设计中的调制器能够转换 MEMS 陀螺中带宽 $40\ \text{kHz}$, 范围几十至几百毫伏的目标信号, 电路采样时钟频率 $10.24\ \text{MHz}$, 调制器动态范围超过 $100\ \text{dB}$, 有效位数达到 17 位.

关键词: MEMS 陀螺; MASH(1-1-1); 斩波稳零; Σ - Δ 调制器; 高通积分器

中图分类号: TP302.8

文献标识码: A

文章编号: 1000-7180(2010)12-0047-04

Design of Σ - Δ High-Pass Cascade Modulator for MEMS Gyroscope

WANG Pei-sheng, QUAN Hai-yang, ZHANG Fu-qiang, HU Zhi-yong

(Beijing Microelectronics Technology Institute, Beijing 100076, China)

Abstract: This paper presents a novel High-Pass cascade Σ - Δ modulator for MEMS gyroscope. The work is fabricated in a $0.35\ \mu\text{m}$ CMOS technology with $3.3\ \text{V}$ supply voltage. The structure is unconditional stable based on 1-1-1 Multi-stage noise Shaping (MASH). Chopper stabilization method is used for eliminating $1/f$ noise and DC offset of the OTA. The use of High-Pass integrator has optimized the transmission of low frequency signal without disturbance. This modulator is capable of handling signals with $40\ \text{kHz}$ bandwidth and amplitudes ranging from microvolts to hundreds of millivolts in MEMS gyroscope. The sampling rate is $10.24\ \text{MSamples/sec}$. Dynamic range of the modulator is over $100\ \text{dB}$ with a resolution of 17 bit.

Key words: MEMS gyroscope; MASH(1-1-1); chopper stabilization; Σ - Δ modulator; High-Pass integrator

1 引言

在 MEMS 陀螺系统中, 电容变化产生的微弱信号, 通过电荷放大电路, 进入 ASIC 处理芯片, 被开关电容滤波器滤波, 经 ADC 转换为数字信号, 送入 DSP 处理运算, 经数字校正、温度补偿等算法控制, 得到目标数字角速度信号. 由于陀螺角速度信号敏感、微弱, 系统对噪声的要求非常苛刻, 前端模拟电路设计的难度随之急剧增加. Σ - Δ 调制器技术的引入, 降低了前端模拟电路设计的复杂度, 节省了芯片面积与功耗^[1].

本设计采用高通积分器来实现 Σ - Δ 调制器, 其原理如图 1 所示, 低频信号(陀螺角速度信号与温度

传感信号)被斩波调制器调制到采样频率的一半处($f_s/2$ 处), 通过高通 Σ - Δ 调制器后, 量化噪声被推向低频, 同时, Σ - Δ 调制器衰减了低频噪声(直流偏移及 $1/f$ 闪烁噪声), 而低频信号只是做了延时操作, 仍然停留在 $f_s/2$ 附近^[2]. 调制器输出信号通过后端数字高通滤波器, 其低频噪声被滤除, 随后, 降采样器进行降采样处理, 若降采样率采用偶数次, 目标输出信号便能够自然地搬回到低频部分.




图 1 高通 Σ - Δ 数据转换器原理框图

2 调制器设计

2.1 调制器结构

MEMS 陀螺系统中,表头与 ASIC 的集成,为混合信号电路设计提出新的挑战,本设计采用过采样 $\Sigma\Delta$ 调制技术,以速度换取精度,使得模拟调制器的设计趋于简化.本文所设计的调制器选取了稳定的 MASH(1-1-1)结构,如图 2 所示,避免了不规则稳定性因素的考虑,实现了三阶噪声整形.其中,每一级调制器的后端量化器采用 1 位 DAC 实现,进而避免了多位 DAC 引起的非线性对系统性能的衰减.与传统低通 $\Sigma\Delta$ 调制器不同的是,高通 $\Sigma\Delta$ 调制器中嵌入了高通积分器 $z^{-1}/(1+z^{-1})$,将量化噪声推向低频处,实现噪声整形.其理想系统传递函数为

$$Y(z) = X(z)z^{-3} + E_3(z)(1+z^{-1})^3 \quad (1)$$

在设计 $\Sigma\Delta$ 调制器的过程中,采用了自顶向下(top-to-down)的设计思路,一方面,运用 Matlab Simulink 进行行为级仿真,优化调制器固有存在的非理想特性,选取合适的权重.另一方面,由 Hspice 软件实现调制器电路级的仿真和性能计算.




图 2 MASH(1-1-1)结构图

2.2 高通 $\Sigma\Delta$ 调制器设计

MASH(1-1-1) $\Sigma\Delta$ 调制器,由三个结构一致的一阶高通调制器级联而成.构成调制器的高通积分器采用了镜像积分器(Mirrored Integrator)结构^[3].该积分器采用全差分开关电容电路实现,改进了整个转换器的动态范围,降低了功耗与面积,闪烁噪声也急剧减小.如图 3 所示,调制器的采样与积分时序由两相非交叠时钟 S_s 和 S_i 控制,斩波开关 S_{ch1} 、 S_{ch2} 用来调制输入信号,高通积分器前后端各包含了一组斩波器(时序由 S_1 、 S_2 及其延迟 S_{1d} 、 S_{2d} 控制),可以消除来自环路滤波器有限电压摆幅造成的失真,抑制量化器输出信号消波(clipping)引起的失真.图 3 中的所有斩波开关时钟频率为 $f_s/2$ (即采样

频率的一半),而文献[4]没有选取固定不变的时钟作为斩波调制信号,取而代之的是伪随机信号,是因为这样可以抑制由于调制器内调制及电容失配引起的高频弦音馈入低频目标带宽的现象.考虑到整体功耗等问题,本设计依然采用固定频率作为斩波频率.

运放是积分器设计的关键,运放的有限增益、有限带宽、压摆率及饱和度,均影响着调制器的系统性能.本设计中采用两级的运放来实现高通积分器,以获得足够的增益和带宽.调制器中的 1 位 DAC 由一个比较器来实现,比较器的输出作为反馈回路中的选通信号,控制着参考电压的选取.调制器的设计中,对比较器的性能要求适度宽松,比较的过程所需时间必须尽可能减小,缩短反馈时间.本文采用了预放大动态锁存比较器结构,后端接入 SR 锁存.




图 3 一阶高通调制器

由图 3 可以得出,一阶高通调制器信号传输函数(STF)为

$$V_{out}(z^{-1}) = \frac{C_1}{C_2} \frac{z^{-1}}{(1+z^{-1})} (V_{in} + V_{ref}) \quad (2)$$

从式(2)看出,信号传输函数导致一个采样延迟(z^{-1}),在 Nyquist 频率处具有无限增益,在直流处,增益为 $C_1/2C_2$.

2.3 噪声分析

开关电容电路噪声主要来源于两个静态独立源——运放和开关.

MOS 开关噪声主要有热噪声、闪烁噪声、散粒噪声.因为流过高通积分器的平均电流等于零,所以开关中的闪烁噪声和散粒噪声可以被忽略.因此,开关热噪声成为 MOS 开关影响高通积分器性能的主要因素,它是由 MOS 开关非零导通电阻引起的.如图 4(a)所示,运用采保电路模型来计算开关导通时的噪声,得到 MOS 开关热噪声功率谱密度为

$$S_{热噪声} = 4kTR_{on} \quad (3)$$

如图 4(b) 所示,噪声源经历单极点低通滤波,开关整体噪声功率由下式给出:




图4 MOS开关噪声等效模型

$$e_{\text{开关}}^2 = \int_0^{\infty} S_{\text{out}}(f) df = \int_0^{\infty} \frac{4kTR_{\text{on}}}{1 + (2\pi R_{\text{on}} C_s f)^2} df = \frac{kT}{C_s} \quad (4)$$

通过假设计算,等效低通滤波器的 3dB 频率达到吉赫兹量级,然而本设计最高时钟频率为 10.24 MHz,因此,开关热噪声在采样带宽内表现出白噪声特性,得到

$$S_{\text{开关}} = \frac{kT}{C_s f_s} \quad (5)$$

在高通积分器中,采样电容与积分电容分别增加了输入和输出信号的开关噪声,当只考虑输入信号时,采样电容引入的噪声是不变的,而积分电容产生的噪声被整形滤波,得到与输入相关的开关噪声功率谱密度为

$$S = \frac{2kT}{f_s} \left(\frac{2}{C_1} + \frac{4}{C_2} \left(1 + \cos\left(\frac{2\pi f}{f_s}\right) \right) \right) \quad (6)$$

通过对比发现,本设计中,积分电容采样到的开关噪声在 Nyquist 频率处得到极大衰减,最终得到开关噪声功率为

$$e_{\text{开关_total}}^2 = \frac{4kT}{C_1} \quad (7)$$

如图 5 所示为高通积分器中运放的噪声模型,假设输入信号与参考电压均为零,运放噪声被均匀地分布在运放正反相输入之间,将运放噪声分离为两个均匀相关的噪声源 $e_1[n]$ 与 $e_2[n]$,不仅不会降低模型的一般性,而且这是分析噪声的有效传统方法.如图 5 所示,运放噪声是热噪声序列的总和,热噪声在整个频率范围内趋于平坦,而在低频处, $1/f$ 噪声占主导地位.




图5 运放噪声等效模型

本文中,高通积分器采用一个采样延迟 (z^{-1}),运放噪声传递函数由下式给出:

$$H_e(z) = \frac{V(z)}{E(z)} = - \frac{1 + \frac{C_1}{C_2} z^{-0.5} + z^{-1}}{1 + z^{-1}} \quad (8)$$

输入相关运放噪声为

$$E_{\text{in}}(z) = H_{\text{in}}(z) E(z) = - \left(1 + \frac{C_1}{C_2} z^{-0.5} + z^{-1} \right) E(z) \quad (9)$$

如果在 z 域单位圆中计算传输函数 $H_{\text{in}}(z)$,可以得到频率传输函数为

$$H_{\text{in}}(j\omega) = - (1 + \exp(-j\omega)) \quad (10)$$

从式(10)中可以看出,输入相关运放噪声被高通积分器低通滤波,在直流部分被放大 2 倍,在最高频率部分,被衰减到零.与传统积分器不同的是,本设计中的积分器将噪声水平在 Nyquist 频率处衰减到零,此外,该积分器中采用了斩波稳零技术,降低了贡献给运放的噪声.

3 系统仿真

3.1 行为级仿真与优化

本文采用 Matlab Simulink 构建调制器非理想行为级模型^[5],如图 6 所示,模型主要考虑了时钟抖动、开关热噪声与运放非理想性.其中,运放非理想性包含了等效输入噪声、有限增益、有限带宽、有限压摆率和有限摆幅.根据理论推导公式得到调制器各级系数之间的关系,如表 1 所示.




图6 Simulink 构建调制器非理想行为级模型

表1 MASH(1-1-1)调制器系数关系式

模拟部分	数字部分	
$g'_3 = g''_2 g_3$	$d_0 = \frac{g'_2}{g_1 g_2} - 1$	$H_1(z) = z^{-1}$
	$d_1 = \frac{g''_2}{g_1 g_2}$	$H_2(z) = 1 + z^{-1}$
	$d_2 = 0$	$H_3(z) = z^{-1}$
	$d_3 = \frac{g''_3}{g_1 g_2 g_3}$	$H_4(z) = (1 + z^{-1})^2$

在设计高通级联型 $\Sigma\Delta$ 调制器时,选取调制器系数必须满足表 1 中的关系式.此外,还须尽量减小

d_3 ,避免由此引起的系统损失;提高调制器过载水平;使用单位电容,简化电容比值的运用;尽可能减少使用单位电容的数量,以节省芯片面积;噪声抵消数字逻辑中避免使用复杂的乘法器.

基于以上原则,综合权衡,选取各级权重系数为 $g_1 = g'_1 = 1/4; g_2 = 1/2, g'_2 = g''_2 = 1/4; g_3 = 1/2, g'_3 = g''_3 = 1/8; d_0 = 1, d_1 = 2, d_3 = 2$.

图 6 中,调制器过采样率为 128,采样时钟频率为 10.24 MHz,送入高通积分器的信号带宽为 5.11 MHz(已调信号),通过行为级仿真,可以得到调制器的输出频谱如图 7 所示,调制器最终动态范围达到 110 dB,调制器峰值信噪比达到 92 dB,有效位数 18 位.




图 7 调制器行为级仿真输出频谱图

3.2 开关电容电路仿真

本设计由开关电容电路实现,采用 $0.35\ \mu\text{m}$ 3.3 V 现代 CMOS 工艺. 在 Hspice 环境下,设计的积分器中的运放直流增益达到 74 dB,带宽增益积 20 MHz,压摆率 $53\ \text{V}/\mu\text{s}$,输出摆幅 0.2~3.1 V. 如图 8 所示,已调输入信号 5.11 MHz,采样频率为 10.24 MHz,高通级联型 $\Sigma\text{-}\Delta$ 调制器输出功率谱密度图中,噪声整形将量化噪声推向低频处,信号停留在高频.

通过 Hspice 计算出的调制器系统性能参数如表 2 所示.

表 2 MASH(1-1-1)高通 $\Sigma\text{-}\Delta$ 调制器系统参数

MASH(1-1-1)高通 $\Sigma\text{-}\Delta$ 调制器	
有效位数	17 位
信号带宽	40 kHz
动态范围	105 dB
SNDR	90 dB
整个调制器模拟部分功耗	25 mW




图 8 调制器电路级仿真输出频谱图

从中发现,本文所设计的高通级联型 $\Sigma\text{-}\Delta$ 调制器对低频噪声相当不敏感;证实了 Simulink 中的系统行为级仿真;也证明了高通型 $\Sigma\text{-}\Delta$ 调制器消除低频噪声的潜力.

4 结束语

文中介绍了一种新型 $\Sigma\text{-}\Delta$ 高通级联型调制器设计,分析了高通调制器中的主要噪声,在此基础上完成了调制器系统参数的选取及其行为级模型的建立,在 Matlab Simulink 环境下完成了行为级仿真与优化,最后,用 Hspice 对调制器模拟电路部分进行了电路级仿真.

参考文献:

[1] Del Rio R, Medeiro F, Pérez Verdú B, et al. CMOS cascade sigma delta modulators for sensors and telecom [M]. Dordrecht: Springer, 2006.

[2] Enz C C, Temes G C. Circuit techniques for reducing the effects of op-amp imperfections: autozeroing, correlated double sampling, and chopper stabilization [J]. IEEE, 1996, 84(11): 1584-1614.

[3] Mark F Bocko, Zeljko Ignjatovic. Switched capacitor high-pass mirrored integrator; USA, 7038532[P]. 2006-5-2.

[4] Wang Chris Binan. A 20 bit 25 kHz delta sigma A/D converter utilizing frequency shaped chopper stabilization Scheme [C]// Proceedings Custom IC Conference, 2000. Orland: IEEE, 2000: 9-12.

[5] 郭先清, 林凡, 吴孙桃. 三阶级联 Sigma-Delta 调制器设计 [J]. 微电子学与计算机, 2007, 24(1): 66-68.

作者简介:

王佩生 男, (1984-), 硕士研究生. 研究方向为 MEMS 相关 ASIC 研究与设计. (下转第 54 页)

3.2 二维电阻网络仿真

6×6 二维电阻网络在不同偏置电压下 (V_a 分别取 0.75 V、0.85 V、0.95 V) 各节点输出电压的三维表面图如图 5 所示。当 $V_a=0.95$ V 时, 网络节点间电阻较大, 各节点间的影响较小, 所以平滑作用不明显; 当 V_a 减小到 0.75 V 时, 网络节点间电阻变小, 各节点间的影响增强, 平滑效果明显。当 $V_a=0.85$ V 时, 平滑效果一般。




图 5 不同偏置电压时
6×6 二维电阻网络的三维表面图

4 结束语

本文提出了可用于 CIS 片上信号预处理的 CMOS 电阻网络, 利用 0.6 μm DPDM 标准数字 CMOS 工艺参数对一维/二维电阻网络进行了模拟, 结果表明本文提出的电阻网络平滑滤波效果较好, 在平滑度加大时会进一步降低电路功耗。该电阻网络能够实现信号或图像的空间平均滤波, 具有结构简单、电路面积小、功耗低等特点, 因此更易于 CMOS 图像传感器的片上集成。

参考文献:

- [1] 王为, 刘楠, 洪志良. 用于生物芯片的标准 CMOS 工艺光电传感器[J]. 微电子学与计算机, 2008, 25(5): 135-137.
- [2] 鄢铭, 卢结成, 卞育华, 等. 一种基于人眼视觉特性图像传感器的研究[J]. 微电子学与计算机, 2009, 26(7): 202-205.
- [3] Kong Jae Sung, Kim Sang Heon, Sung Dong Kyu, et al. A 160×120 light-adaptive CMOS vision chip for edge detection based on a retinal structure using a saturating resistive network[J]. ETRI J, 2007, 29(1): 59-69.
- [4] Mead C A. Analog VLSI and neural systems[M]. Boston: Addison-Wesley Publishing Company, 1989.
- [5] Keng Hoong Wee, Sit Jijon, Sarpeshkar R. Biasing techniques for subthreshold MOS resistive grids[J]. IEEE Transactions on Circuits System, 2005(3): 2164-2167.
- [6] Lei Minghan, Chiueh Tzi Dar. An analog motion field detection chip for image segmentation[J]. IEEE Transactions on Circuits System Video Technology, 2002, 12(5): 299-308.
- [7] Massoud Momeni, Albert H Titus. An analog VLSI chip emulating polarization vision of octopus retina[J]. IEEE Transactions on Neural Networks, 2006, 17(1): 222-231.
- [8] Alan A Sstocker. Analog integrated 2-D optical flow sensor[J]. Analog Integrated Circuits and Signal Processing, 2006, 46: 121-138.

作者简介:

赖小峰 男, (1980—), 硕士研究生. 研究方向为 CMOS 图像传感器、片上信号处理。

孟丽娅 女, (1976—), 副教授. 研究方向为红外读出电路、先进传感技术。

(上接第 50 页)

权海洋 男, 研究员, 硕士研究生导师. 研究方向为 MEMS.
张富强 男, 博士, 高级工程师. 研究方向为 MEMS 表头设计与测试。

胡智勇 男, 硕士研究生. 研究方向为 MEMS 系统研究与设计。