

可重构技术在 SiP 模块中的实现

刘啸臣, 周煦林, 唐艺菁, 赵亚玲
(西安微电子技术研究所, 陕西 西安 710054)

摘 要: 近年来可重构技术得到了广泛的应用, 它结合了 ASIC 和通用处理器两者的优点, 提高资源利用率的同时又降低了成本. 结合先进的 SiP(System in Package)小型化技术, 重点描述了 FPGA 可重构技术在国产化 LCDSP0101 SiP 计算机模块中的实现, 在不改变硬件电路的情况下完成电路功能的改变, 是国内首次将 FPGA 可重构技术应用在 SiP 模块中, 实现了小型化的可定制的计算机模块.

关键词: 可重构技术; SiP 模块; 国产化 LCDSP0101

中图分类号: TN402

文献标识码: A

文章编号: 1000-7180(2014)08-0053-03

Implementation of Reconfiguration Technique in SiP Module

LIU Xiao-chen, ZHOU Xu-lin, TANG Yi-jing, ZHAO Ya-ling

(Xi'an Microelectronics Technology Institute, Xi'an 710054, China)

Abstract: Reconfiguration technique have already had a widely use in recent years. It combines the advantage of ASIC and general processor. The technique increases the utilization of the resource, meanwhile, it also saves cost. This paper emphasize the implementation of the reconfiguration technique in SiP module with advanced SiP(System in Package)miniaturization technique. It may change the function while not change the hardware circuit. It's the first time to apply the reconfiguration technique to the SiP module in China, and it makes the computer module miniaturization and customized.

Key words: reconfiguration technique; SiP module; domestic LCDSP0101

1 引言

近年来,随着嵌入式技术和微电子技术的高速发展,人们在对电子产品系统功能和性能要求越来越高的同时,还要求系统的体积越来越小,所用的元器件越来越少,灵活性越来越高. SoC 理论上虽然可以将一个完整的电子系统集成在一块芯片中,但是在实际应用中 SoC 还面临着很多限制因素. SiP 技术可以将多个 IC 和无源元件集成到一个封装内形成一个系统^[1],极大程度地缩小了系统体积. 而应用 FPGA 可重构技术,可以根据需要的不同,在不改变或改变极少部分硬件电路的情况下,能够迅速改变系统功能以适应复杂多变的环境. 同时也为系统节省了硬件成本和空间,缩小了系统体积,提高了灵活性.

2 可重构技术在 SiP 模块中的应用

1985 年伴随着基于 SRAM 的 FPGA 的问世,可重构技术逐步在各个领域得到了极为广泛的应用. 将 FPGA 可重构技术应用到 SiP 模块中,实现了可定制的小型化的计算机,这在国内还是首例.

国产化 LCDSP0101 计算机模块应用 SiP 技术将所需的微处理器、存储器、控制逻辑、模拟接口、功率驱动等芯片集成到了一个封装内,实现了微型化的计算机. SiP 技术解决了 SOC 芯片遇到由于不同制造工艺而无法实现或性能下降的问题. LSDSP0101 计算机模块应用 FPGA 可重构技术,可以使该其具有通用性,可定制性和灵活性. 面对不同应用,该模块通过 FPGA 可重构可以成为具有不同功能的 I/O 接口模块. 在具备功能和结构独立性的同

时也可以与其他部分有机集合,构成不同通途的产品,具有良好的互换性和兼容性.既能实现单独的调试、测试,同时也可根据需要进行 FPGA 可重构,使其完全受其他处理模块的控制.所以在不改变硬件电路的情况下,通过 FPGA 的可重构可以使该电路成为系统中多个模块的核心单元,从而节约了开发时间和开发成本,缩短了开发周期^[2].另一方面,可重构技术同样方便了模块的升级和维护,甚至在情况允许的情况下现场即可完成模块的升级与维护.

3 SiP 模块中的可重构方案设计

国产化 LCDSP0101 SiP 计算机模块内置微控制器来实现整个模块的控制和算法的实现,两片容量为 $1\text{M} \times 16\text{bit}$ 的 FLASH 存储器,一片 1 Mb SB-SRAM 存储器和两片 16 Mb Flash 和一片 60 万门的 FPGA. SiP 封装采用微互连技术将这些不同集成电路工艺技术制造而成的若干裸芯片集成到了一块 $45\text{ mm} \times 45\text{ mm}$,高 6mm 的模块中. LSDSP101 SiP 计算机可重构电路的原理图如图 1 所示^[3].

CPLD 作为 FPGA 和处理器之间的一个同步接口,控制 FPGA 的配置引脚:/PROGRAM、/CS、/WRITE、CCLK、D[0:7]、M[0:2]、/INIT 和 DONE. CPLD 主要由三个寄存器组成:配置寄存器(Configuration Register)、控制寄存器(Program Register)和输入寄存器(Input Register). 处理器对配置引脚读写时可以直接访问这三个寄存器. 配置寄存器(Configuration Register)和控制寄存器(Program Register)为写寄存器,而输入寄存器(Input Register)则是只读的,三个寄存器分别控制的配置引脚如图 1 所示.

4 SiP 模块中可重构技术的实现

FPGA 的配置流程如图 2 所示. 上电即 FPGA 初次被供电,内部逻辑全部复位,/PROGRAM 和 /INIT 均被 FPGA 内部拉低. 配置数据复位则是外部拉低 /PROGRAM 不短于某个时间, FPGA 的配置逻辑全部被复位. 器件的初始化即上电或复位后 FPGA 触发配置存储器初始化的过程. 在这个状态中 FPGA 拉低 /INIT 引脚、使内部配置状态机复位并且清空配置存储器. 初始化结束后, FPGA 释放 /INIT 引脚为高阻状态,直到 /INIT 变为高电平. 接下来 FPGA 读取 M[2:0] 确定配置模式,紧接着进行配置数据的加载.

电路中 FPGA 的配置模式选为 Slave Select-




图 1 可重构电路原理图

Map 模式($M[2:0=110]$), C6713 通过 EMIF 总线对 FPGA 进行不同任务的配置. 在 Slave SelectMap 模式下,一共用到以下几个引脚,如表 1 所示.

表 1 配置相关引脚

引脚名称	引脚类型	功能
CCLK	输入	配置数据时钟
/PROGRAM	输入	异步配置复位逻辑
/INIT	输入/输出	延迟配置;器件可以接收配置数据的信号;数据出错信号
DONE	输入/输出	配置结束标志
M[2:0]	输入	配置模式选择
D[0:7]	输入/输出	配置数据输入输出
/WRITE	输入	读写信号,低有效
/CS	输入	器件选择信号,低有效

注:电路所用时钟为 35 MHz,而 BUSY 引脚在配置频率低于 50 MHz 时可以忽略,如果频率高于 50 MHz,则 BUSY 引脚必须被监控来保证数据的正确传输. 如果 BUSY 变高则表示最后的字节没有被正确传输,需要重新传输^[4].

控制器传输的配置数据为 .bin 格式,在传输的过程中要注意数据的格式. SelectMap 模式下每个 CCLK 的上升沿传输一个字节,每个字节的 MSB 为 D0. 而大多数的处理器则是默认 D7 为 MSB,而不是 D0,所以在进行配置的过程中首先要进行数据的转换,数据转换的一个例子如图 3 所示^[4].




图 2 FPGA 配置流程

FPGA 在 SelectMap 模式下的配置时序如图 4 所示^[5].




图 3 数据转换例子

根据配置时序软件的设计流程如图 5 所示。




图 4 FPGA 配置时序图




图 5 软件的数据流程图

5 结束语

本文将可重构技术首次应用在 SiP 小型化计算机中,详细描述了静态可重构技术在国产化 LCD-SP0101 SiP 模块中的具体实现,可以根据不同需要进行定制。接下来我们将继续研究动态可重构技术在此模块中的实现,以实现系统更大的灵活性和通用性。

参考文献:

- [1] 刘林,郑学仁,李斌. 系统级封装技术综述[J]. EDA 技术专栏,2002,27(8):1-2.
- [2] 傅光宁,葛思擘,王燕飞,等. 基于 ARM+FPGA 的可重构控制器设计及其在[J]. 微电子学与计算机,2002,23(7):1-2.
- [3] Texas Instruments. Partial reconfiguration user guide [M]. USA:Texas, 2013.
- [4] Texas Instruments. Using a microprocessor to configure Xilinx FPGAs via slave serial or select MAP mode[M]. USA:Texas, 2009.
- [5] Texas Instruments. Using a microprocessor to configure 7 series FPGAs via slave serial or slave select MAP mode[K]. USA:Texas, 2012.

作者简介:

刘啸臣 男,(1987-),硕士研究生.研究方向为计算机系统结构.

周煦林 男,(1970-),研究员.研究方向为高性能计算技术、计算机系统结构等.

唐艺菁 女,(1977-),高级工程师.研究方向为计算机系统结构.

赵亚玲 女,(1981-),工程师.研究方向为计算机系统结构.