

TSV 封装中互连结构的差分串扰建模研究

孟 真, 张兴成, 刘 谋, 郭希涛, 阎跃鹏

(中国科学院 微电子研究所, 北京 100029)

摘 要: 为了研究 TSV 封装中互连结构之间的串扰对差分信号传输特性的影响; 针对硅通孔结构提出了一种改进型的“近邻硅通孔差分串扰”RLCG 寄生参数模型, 进而提出了一种适用于描述接地硅通孔对近邻硅通孔串扰影响的“接地硅通孔”RLCG 寄生参数模型; 针对层间互连线结构提出了一种改进型的“近邻平行互连线差分串扰”RLCG 寄生参数模型, 进而提出了一种“近邻垂直互连线差分串扰”RLCG 寄生参数模型. 在此基础上, 采用 HFSS 三维全波仿真方法对硅通孔和层间互连线的各种实际串扰状态进行了三维电磁场建模和分析. 将 RLCG 模型的单端—单端串扰以及单端—差分串扰与 HFSS 模型的分析结果进行了对比, 对比结果证明在 0.1~30 GHz 宽频段内本文提出的上述 4 种 RLCG 电路模型能够较为准确的描述 TSV 封装内互连结构之间的串扰特性.

关键词: TSV 封装; 差分串扰; 硅通孔; 层间互连线; 接地; 耦合长度

中图分类号: TN4

文献标识码: A

文章编号: 1000—7180(2017)09—0001—06

Modeling of Differential Crosstalk Between Interconnects in the TSV Package

MENG Zhen, ZHANG Xing-cheng, LIU Mou,
GUO Xi-tao, YAN Yue-peng

(Institute of Microelectronics, Chinese Academy of Science, Beijing 100029, China)

Abstract: In order to research the transmission impact of differential crosstalk between interconnects within TSV package; in terms of the through silicon via structure, an improved RLCG parasitic parameter model of adjacent through silicon vias differential crosstalk is proposed, and another RLCG parasitic parameter model of grounding through silicon via is put forward to describe the crosstalk of grounding through silicon via upon adjacent through silicon via; in terms of inter-layer interconnects, the study comes up with an improved RLCG parasitic parameter model of differential crosstalk between adjacent and parallel inter-layer interconnects, as well as an RLCG parasitic parameter model of differential crosstalk between adjacent and vertical inter-layer interconnects. On that basis, the three-dimensional electromagnetic modeling and analysis of real crosstalk among through silicon vias and interconnects is conducted by a means of three-dimensional full-wave HFSS simulation. Single-ended to single-ended and single-ended to differential-ended crosstalk of the RLCG model and HFSS model are analyzed and compared. The results show that the four RLCG models mentioned above are able to describe features of crosstalk between interconnects in the TSV package properly.

Key words: TSV package; differential crosstalk; through silicon via; inter-layer interconnect; ground; coupling length

1 引言

TSV(Through-Silicon-Via)封装技术通过堆叠

裸片之间的垂直互连来减小互连长度,可以降低信号延迟以及传输损耗. TSV 封装中硅通孔结构的导体柱外周经绝缘层包围后垂直分布于硅基底中,由

于硅基底为半导体且硅通孔之间的间距较小,因此相邻硅通孔间易于产生信号串扰^[1-4].同时,各堆叠裸片之间的层间互连线之间同样存在信号串扰^[5-7].

随着单位面积上集成硅通孔数量的不断增多,硅通孔之间的间距将变的越来越小,此时 TSV 封装中的垂直硅通孔结构之间以及硅基片之间的层间互连线结构之间的串扰问题会变的更为严峻^[7].串扰的加重会导致高速数字信号之间产生码间串扰,引起传输错误,从而影响信号传输的可靠性.

随着数据处理和传输速率的不断提高,差分结构已取代单端结构成为数字电路中最常用的高速信号传输载体,差分对互连结构也将会是 TSV 封装中不可或缺的一种结构.现有 TSV 封装中的互连研究大多针对单端结构^[3],对差分结构的研究较少,本文将对 TSV 封装中的硅通孔以及层间互连线等差分互连结构的串扰特性进行建模研究.

2 采用 S 参数描述差分串扰的方法

串扰可以分为感性串扰与容性串扰,在 TSV 封装中,互连之间的串扰主要由耦合电容引起的容性串扰构成^[8].由于其容性串扰的远端和近端串扰幅度基本近似,因此本文主要针对单端互连结构对差分对互连结构造成的远端串扰开展量化建模研究,以深入分析串扰对 TSV 封装中差分对互连结构的差模正向传输特性的影响.采用 S 参数表示,即研究周边近邻单端互连结构的正向激励对差分互连结构的混合 S 参数的差模激励-差模响应的影响^[9-10].

如图 1 所示,采用 S 参数表示即研究端口 5 的正向激励对差分对端口 1、3 至端口 2、4 的差模激励-差模响应的影响.差分结构常采用 2 端口混合 S 参数来描述其差模、共模传输特性^[9-10].2 端口混合 S 参数中使用差模正向传输系数 S_{dd21} 描述差分结构的差模激励-差模响应, S_{dd21} 与标准 4 端口 S 参数之间的转换关系如下:

$$S_{dd21} = \frac{(S_{21} - S_{23}) - (S_{41} - S_{43})}{2} \quad (1)$$




图 1 差分串扰的 S 参数端口示意图

如图 1 所示,如果受害者差分对 1、2 周边存在单端攻击者产生的单端串扰,则单端攻击者对差分对受害者的差模激励-差模响应的串扰采用 S 参数表示为 $S_{\text{cross-s-d}}$:

$$S_{\text{cross-s-d}} = \frac{(S_{21} - S_{23} - S_{25}) - (S_{41} - S_{43} - S_{45})}{2} = \frac{S_{45} - S_{25}}{2} \quad (2)$$

3 TSV 封装中差分对硅通孔间的串扰研究

TSV 封装中的硅通孔内柱一般为金属铜材质的导体,导体柱与硅基底之间一般制作有 SiO_2 绝缘层.由于相邻硅通孔的间距较小且相邻硅通孔之间的介质为半导体材料硅,因此相邻硅通孔之间的串扰是影响信号传输性能的重要因素.

本小节对 TSV 封装中的差分对硅通孔受近邻硅通孔的串扰进行了 RLCG 参数建模,并采用 HFSS 软件建立了各种常见近邻及接地状态硅通孔的三维电磁场模型,对 RLCG 串扰模型进行验证.本小节在模型验证中采用现阶段 TSV 封装中的主流工艺尺寸:硅通孔直径 $20 \mu\text{m}$,硅通孔外围 SiO_2 氧化层厚度 $1 \mu\text{m}$,硅通孔最小节距 $50 \mu\text{m}$,单层硅片厚度 $100 \mu\text{m}$.

3.1 近邻差分对硅通孔结构的串扰研究

在文献[1-3]的研究基础之上,基于等电势法,本文提出了一种改进型的适用于描述 TSV 封装内近邻硅通孔间差分串扰的“近邻硅通孔差分串扰”RLCG 寄生参数模型,如图 2 所示.其中, C_{ox} 为金属导体柱-氧化绝缘层之间的寄生电容, C_{si} 、 R_{si} 为 2 个近邻金属导体柱之间的半导体硅基底所引起的寄生电容和电阻.各参数的计算公式如下:

$$C_{\text{ox}} = \frac{\pi^2 \xi_0 \xi_r \text{SiO}_2 h_{\text{TSV}}}{2 \ln \left(\frac{d_{\text{TSV}} + 2 \cdot t_{\text{SiO}_2}}{d_{\text{TSV}}} \right)} \quad (3)$$

$$C_{\text{si}} = \frac{\pi^2 \xi_0 \xi_r \text{Si} h_{\text{TSV}}}{2 \cosh^{-1} \left(\frac{p_{\text{TSV}}}{d_{\text{TSV}}} \right)} \quad (4)$$





图 2 硅通孔间串扰的 RLCG 模型


$$R_{Si} = \frac{\cosh^{-1}\left(\frac{p_{TSV}}{d_{TSV}}\right)}{\pi\sigma_{Si}h_{TSV}} \quad (5)$$

式中, ϵ 为介电常数, σ 为电导率, p_{TSV} 、 d_{TSV} 、 h_{TSV} 、 t_{SiO_2} 为硅通孔的最小节距、直径、高度以及 SiO_2 绝缘层厚度。

图3给出了采用 HFSS 建立的4种最常见的硅通孔近邻状态的三维电磁场模型,其中(a)为单端-单端串扰模型,(b)、(c)、(d)分别给出了3种单端-差分近邻串扰模型。标注字母“A”、“V”的分别为串扰攻击者、受害者硅通孔。



(a)单端-单端串扰模型 (b)单端-差分近邻串扰模型1



(c)单端-差分近邻串扰模型2 (d)单端-差分近邻串扰模型3


图3 硅通孔间串扰的 HFSS 模型

对图3所示的各种近邻串扰分别采用图2所示的RLCG模型和HFSS三维全波电磁场仿真进行定量计算,图4分别给出了图3的4种状态下RLCG模型和HFSS电磁场数值计算结果的对比情况。在10 G、20 G、30 G频点处,4种状态的误差分别为:1.5 dB、0.33 dB、0.37 dB、2.3 dB、5.5 dB、5.7 dB、1.3 dB、4.8 dB、4.9 dB、1 dB、2.2 dB、2.3 dB。可以发现本文提出的“近邻硅通孔差分串扰”RLCG寄生参数模型能够在0.1~30 GHz宽频段内较为准确的描述单端-单端以及单端-差分硅通孔之间的串扰。

比较图4(b)、(c)、(d)可以发现其差模串扰依次减小,因此为了降低差分串扰,除了将串扰攻击者硅通孔与邻近串扰受害者差分对硅通孔设计为等距离布置外,所选用的非等距离布置方式的次序优先级为图3(d)、(c)、(b)的方式。


3.2 接地对硅通孔的串扰影响研究

对比图4(b)、(c)、(d)的两种模型之间的串扰计算误差可以发现在3个硅通孔均处于近邻状态时,两两之间的串扰会与单独2个硅通孔处于近邻状态时存在差异,这说明周边硅通孔的存在会对近邻其它硅通孔之间的串扰造成影响。为了降低串扰,




(a)单端-单端近邻串扰模型的串扰S参数对比

(b)单端-差分近邻串扰模型1的串扰S参数对比



(c)单端-差分近邻串扰模型2的串扰S参数对比



(d)单端-差分近邻串扰模型3的串扰S参数对比

图4 RLCG模型与HFSS模型之间的串扰S参数对比

在硅通孔布局中常采用在关键信号传输硅通孔周边布置接地硅通孔的方式来降低关键信号与周边信号之间的串扰。

对接地硅通孔对近邻硅通的串扰的影响进行分析发现接地硅通孔对串扰影响的物理机理为在接地硅通孔处增加一个交流导体回路。交流导体回路中氧化绝缘层和金属柱会存在一定的高频阻抗,基于此本文提出了一种适用于描述TSV封装内接地硅通孔对周边近邻硅通串扰影响的“接地硅通孔”RLCG寄生参数模型,如图5所示。该模型由并联电容 C_{VGND} 、电感 L_{VGND} 、电阻 R_{VGND} 组成,其中并联电容描述了交流接地回路中的氧化绝缘层寄生电容,电感、电阻描述了交流接地回路中导体柱的寄生电感和寄生电阻。图5所示模型中 C_{VGND} 、 L_{VGND} 、 R_{VGND} 的计算公式如下:

$$C_{VGND} = \frac{\pi^2 \xi_0 \epsilon_r \epsilon_{SiO_2} h_{TSV}}{4 \ln\left(\frac{d_{TSV} + 2 \cdot t_{SiO_2}}{d_{TSV}}\right)} \quad (6)$$

$$L_{VGND} = \frac{\mu_0 h_{TSV}}{\pi} \cosh^{-1}\left(\frac{p_{TSV}}{d_{TSV}}\right) \quad (7)$$




图5 接地通孔对串扰影响的RLCG模型

$$R_{\text{VGND}} = \frac{2\rho_{\text{Cu}}h_{\text{TSV}}}{d_{\text{TSV}}^2} \quad (8)$$

图 6 给出了采用 HFSS 建立的不带有接地硅通孔和带有接地硅通孔的三维电磁场模型,图(a)、(b)中攻击者与受害者最小间距为 $100 \mu\text{m}$,图(c)、(d)中则在此基础上增加了接地硅通孔.标注字母“A”、“V”、“G”的分别为串扰攻击者、受害者硅通孔、接地硅通孔.




图 6 有无接地隔离时的 HFSS 模型

图 7 分别给出了图 6 所述状态下的 RLCG 模型和 HFSS 电磁场数值计算结果的对比情况.在 10 G、20 G、30 G 频点处,四种状态的误差分别为:2.6 dB、0.9 dB、0.7 dB、4.2 dB、1.2 dB、1.3 dB、2.5 dB、4.7 dB、5.3 dB、6.9 dB、7.4 dB、6.2 dB.可以发现本文提出的“接地硅通孔”RLCG 寄生参数模型能够在 0.1~30 GHz 宽频段内较为准确的描述接地硅通孔对近邻单端—单端以及单端—差分硅通孔之间的串扰的影响.

同时可以发现接地硅通孔确实能够大幅降低临近硅通孔之间的串扰,图 6 所述状态下在 10 G、20 G、30 G 频点处可以降低单端—单端及单端—差分 8.9 dB、8.8 dB、8.2 dB、8.2 dB、8.7 dB、8.5 dB.

4 TSV 封装中差分对层间平面互连线间的串扰研究

TSV 封装中,除垂直方向的硅通孔结构外,在裸片叠层之间还需要层间互连线来实现不同平面位置的硅通孔之间的互连.由于层间互连线厚度较薄,且上、下部与半导体硅基底之间仅有一薄层绝缘层,因此层间互连线之间同样存在较为严重的串扰.TSV 封装中的层间互连线主要为平行或垂直布置,




图 7 RLCG 模型与 HFSS 模型之间的串扰 S 参数对比

本小节对差分对层间互连线受邻近平行、垂直互连线的串扰进行了 RLCG 建模.在模型验证中采用现阶段主流工艺尺寸:硅基底 SiO_2 绝缘层厚度 $3 \mu\text{m}$,单层硅片厚度 $100 \mu\text{m}$,互连线宽度 $20 \mu\text{m}$,平行互连线长度 $200 \mu\text{m}$,互连线厚度 $5 \mu\text{m}$,互连线最小节距 $50 \mu\text{m}$.

4.1 差分对层间平行互连线的串扰研究

如图 8 所示,在文献[11-12]等的研究基础上,基于等电势法,本文提出了一种改进型的适用于描述近邻的平行互连线之间串扰的“近邻平行互连线差分串扰”RLCG 寄生参数模型,如图 8 所示.该模型中互连线之间的串扰由两条互连线之间的寄生电容 C_{pLL} 来描述:

$$C_{\text{pLL}} = C_{\text{LL}} \times l_{\text{line}} \quad (9)$$





图 8 平行分布层间互连线间串扰的 RLCG 模型

l_{line} 为两条近邻平行层间互连线的等间距部分的平行耦合长度,平行互连线之间寄生电容的大小与平行耦合长度 l_{line} 成正比. C_{LL} 为单位长度互连线间的寄生电容,其计算公式如下:

$$C_{LL} = \frac{\pi \xi_0}{\ln\left(\frac{p_{line}}{\omega_{line}} + \sqrt{\left(\frac{p_{line}}{\omega_{line}}\right)^2 - 1}\right)} \quad (10)$$

式中, p_{line} 、 ω_{line} 分别为互连线节距、宽度。


图9给出了采用 HFSS 建立的单端-单端、单端-差分串扰的层间平行互连线的三维电磁场模型,标注“A”、“V”者分别为串扰攻击者、受害者。



(a)单端-单端平行分布层间互连线串扰模型 (b)单端-差分平行分布层间互连线串扰模型

图9 平行分布层间互连线间串扰的 HFSS 模型

图10分别给出了图9所述状态下的RLCG模型和HFSS电磁场数值计算结果的对比情况。在10 G、20 G、30 G频点处,二种状态的误差分别为:0.72 dB、1.05 dB、1.49 dB、4 dB、3.7 dB、3.65 dB。可以发现本文提出的“近邻平行互连线差分串扰”RLCG寄生参数模型能够在0.1~30 GHz宽频段内较为准确的描述层间平行互连线之间的串扰。



(a)单端-单端平行分布层间互连线串扰模型的串扰S参数对比 (b)单端-差分平行分布层间互连线串扰模型的串扰S参数对比

图10 RLCG模型与HFSS模型之间的串扰S参数对比

4.2 差分对层间垂直互连线的串扰研究

在“近邻平行互连线差分串扰”RLCG寄生参数模型基础之上,本文提出了一种适用于描述TSV封装内近邻的垂直互连线之间串扰的“近邻垂直互连线差分串扰”RLCG寄生参数模型,如图11所示。垂直互连线之间的串扰主要由垂直互连线间的延长线交合部分的耦合引起,因此提出采用“有效垂直耦合长度” $l_{line-eff}$ 来描述垂直互连线之间的耦合电容 C_{vLL} :

$$C_{vLL} = C_{LL} \times l_{line-eff} \quad (11)$$

垂直互连线之间的“有效垂直耦合长度” $l_{line-eff}$ 的计算公式为:

$$l_{line-eff} = k_v \times \omega_{line} \quad (12)$$





图11 垂直分布层间互连线间串扰的RLCG模型

式中, ω_{line} 为互连线的线宽, k_v 为“有效垂直耦合因子”。有效垂直耦合因子 k_v 在图11情况1、2、3下的取值分别为 $k_{v1} = 0$ 、 $k_{v2} = 2$ 、 $k_{v3} = 4$ 。


图12给出了采用HFSS建立的单端-差分串扰的层间垂直互连线的三维电磁场模型,标注字母“A”、“V”的分别为串扰攻击者、受害者互连线。



(a)单端-单端垂直分布层间互连线串扰模型 (b)单端-差分垂直分布层间互连线串扰模型

图12 垂直分布层间互连线间串扰的HFSS模型

图13分别给出了图12所述状态下的RLCG模型和HFSS电磁场数值计算结果的对比情况。在10 G、20 G、30 G频点处,二种状态的误差分别为:3.6 dB、3.4 dB、3.2 dB、2.9 dB、3.1 dB、3.2 dB。可以发现本文提出的“近邻垂直互连线差分串扰”RLCG寄生参数模型能够在0.1~30 GHz宽频段内较为准确的描述垂直层间互连线之间的串扰。



(a)单端-单端垂直分布层间互连线串扰模型的串扰S参数对比 (b)单端-差分垂直分布层间互连线串扰模型的串扰S参数对比

图13 RLCG模型与HFSS模型之间的串扰S参数对比

同时对比图10、图13可发现相同间距的垂直层间互连线间的串扰要大幅小于平行层间互连线间的串扰,因此在层间互连线布局中为了降低串扰应当尽量在不同信号线间采取垂直方式布置。

5 结束语

本文对TSV封装中的近邻垂直硅通孔间与近

邻层间互连线间的串扰开展了研究. 针对硅通孔之间的串扰在现有研究基础之上提出了一种改进型的“近邻硅通孔差分串扰”RLCG 寄生参数模型. 在此基础上研究了接地硅通孔对串扰的屏蔽作用, 提出了一种适用于描述接地硅通孔对周边硅通串扰影响的“接地硅通孔”RLCG 寄生参数模型. 针对层间互连线间的串扰将其分为平行与垂直互连线串扰 2 大类. 首先提出了一种改进型的适用于描述 TSV 封装内近邻平行互连线之间串扰的“近邻平行互连线差分串扰”RLCG 寄生参数模型. 在此基础上提出了一种适用于描述近邻垂直互连线之间串扰的“近邻垂直互连线差分串扰”RLCG 寄生参数模型. 采用 HFSS 三维全波仿真软件对上述 RLCG 模型进行了典型实际状态的电磁场数值仿真分析, 对比发现本文提出了上述 RLCG 模型均能够在 0.1~30 GHz 宽频段内较为准确的描述 TSV 封装内的单端-单端以及单端-差分互连结构之间的串扰特性.

参考文献:

- [1] Lei Liang M M, Zhensong Li, Shufang Xu, et al. 3D modeling and electrical characteristics of through-silicon-via (tsv) in 3d integrated circuits [C]//2011 International Conference on Electronic Packaging Technology & High Density Packaging. Beijing, China, 2011: 471-475.
- [2] Chiu Hsiang Wang, Hsin-Hung Lee. Wideband 40GHz TSV modeling analysis under high speed on double side probing methodology [C]//2015 Electronic Components & Technology Conference. San Diego, USA, 2015: 2026-2029.
- [3] Khaled Salah, Hani Ragai, Karim Amin, et al. Compact lumped element model for TSV in 3D-ICs [J]. IEEE International Symposium on Circuits & Systems, 2011, 19(5):2321-2324.
- [4] Boris Vaisband. Noise coupling models in heterogeneous 3-D ICs [J]. IEEE Transactions on very large scale integration (vlsi) systems, 2016, 24(8): 2778-2786.
- [5] Hu Zhijian, Shang Haozhi, Deng Aopan. Anti-interference measurement methods of the coupled transmission-line capacitance parameters based on the harmonic components [J]. IEEE Transactions on power delivery, 2016, 31(6): 2464-2472.

- [6] Teruo Tobana. Analysis of electromagnetic coupling between microstrip line and ground slot on a printed circuit board [C]//2016 International Symposium on Electromagnetic Compatibility. Ottawa, Canada, 2016: 123-128.
- [7] He Huanyu, Lu Jianqiang. Modeling of switching noise and coupling in multiple chips of 3d tsv-based systems [C]//2014 Electronic Components & Technology Conference. Florida, USA, 2014: 548-533.
- [8] Chang Yaoyen, Yu Tsunghan, Yusheng Hsieh, et al. Modeling and characterization of tsv capacitor and stable low-capacitance implementation for wide-i/o application [J]. IEEE Transactions on device and materials reliability, 2015, 15(2): 129-135.
- [9] Fan W, Wai L L, Lok B K. Mixed-mode s-parameter characterization of differential structures [C]//2003 Electronics Packaging Technology Conference. Princeton, New Jersey, USA, 2003: 533-537.
- [10] Ho C Y, Horng T S. Electromagnetic radiation and conducted susceptibility diagnosis and analysis of vehicle electronic circuit using mixed-mode s-parameter method [C]//Microwave Conference, Hoboken, NJ, USA, 2009:441-444.
- [11] Shi Weimin. Evaluation of closed-form crosstalk models of coupled transmission lines [J]. IEEE Transactions on advanced packaging, 1999, 22(2): 174-181.
- [12] Yungseon Eo, Ju Young Jeong, Oh-Kyong Kwon. A new on-chip interconnect crosstalk model and experimental verification for CMOS VLSI circuit design [J]. IEEE Transactions on electron devices, 2000, 47(1): 129-140.

作者简介:

孟真 男, (1983-), 博士, 副研究员. 研究方向为集成电路先进封装测试技术、高频高速微系统集成技术.

E-mail: mengzhen@ime.ac.cn.

张兴成 男, (1987-), 硕士, 助理研究员. 研究方向为集成电路先进封装测试技术、高频高速微系统集成技术.

刘谋 男, (1983-), 硕士, 助理研究员. 研究方向为高速微系统集成技术.

郭希涛 男, (1988-), 硕士, 助理研究员. 研究方向为高频高速仿真技术.

阎跃鹏 男, (1963-), 博士, “百人计划”研究员. 研究方向为低功耗物联网传输芯片、无线感知、微波 MMIC&RF 芯片、北斗导航、陀螺与姿态以及多类传感器芯片与微系统.