一种适用于多核DSP片外扩展的网络接口的设计

方幸福; 梁利平

Chinese

您当前的位置：

首页 >

文章列表页 >

一种适用于多核DSP片外扩展的网络接口的设计

更新时间：2026-09-04

- 一种适用于多核DSP片外扩展的网络接口的设计
- A Design of Network Interface Applied to Multi-core DSP Off-chip Extension
- 微电子学与计算机 2010年27卷第5期页码：9-13
- 作者机构：
  
  1. 1 清华大学微电子研究所,北京,100084
  2. 2 中国科学院机构微电子学研究所,北京,100029
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2010
- 稿件说明：
移动端阅览
方幸福, 梁利平. 一种适用于多核DSP片外扩展的网络接口的设计[J]. 微电子学与计算机, 2010, 27(5): 9-13.

FANG Xing-fu, LIANG Li-ping. A Design of Network Interface Applied to Multi-core DSP Off-chip Extension[J]. 2010, 27(5): 9-13.
方幸福, 梁利平. 一种适用于多核DSP片外扩展的网络接口的设计[J]. 微电子学与计算机, 2010, 27(5): 9-13. DOI：

FANG Xing-fu, LIANG Li-ping. A Design of Network Interface Applied to Multi-core DSP Off-chip Extension[J]. 2010, 27(5): 9-13. DOI：

摘要

分析了RapidIO在多核DSP互连应用中的优势

提出了一种针对多核DSP应用的可扩展的片上网络互连结构.设计并实现了一种兼容RapidIO协议的网络接口体系结构

建立了网络接口的功能仿真模型

并在此基础上评估了网络接口的吞吐量和附加延时.

Abstract

The advantage of RapidIO in multi-core DSP interconnection is analyzed and a network on chip interconnection architecture applied for multi-core DSP application is proposed in this paper. A network interface architecture compatible of RapidIO protocol is designed and inplememented.We build up the functional simulation model of the network interface

based on which the throughput and extra time delay of the network interface is appraised.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

面向片上网络和DDR3控制器的网络接口设计与实现

基于RapidIO的片上网络扩展接口设计与实现

基于微码控制器的NoC网络接口设计

基于区块链的AI生成内容溯源框架设计研究

低功耗设计的双链电源关断策略的实现与验证

相关机构

中国电子科技集团公司第五十八研究所

集成电路与微系统全国重点实验室

中国科学院机构微电子研究所

南京大学微电子设计研究所

AI问答

地址：北京市丰台区顺八条1号院2号楼北阳晨光大厦2层邮编：100079
联系电话：（010）53879206 Email：tmw@bjxintong.com.cn
技术支持由北京北大方正电子有限公司提供京ICP备09082226号-64 京公网安备11010602201714号
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies

⁰