1.8V10位50Ms/s低功耗流水线ADC的设计

Chinese

您当前的位置：

首页 >

文章列表页 >

1.8V10位50Ms/s低功耗流水线ADC的设计

更新时间：2026-09-04

- 1.8V10位50Ms/s低功耗流水线ADC的设计
- Design of a 1.8V,10-bit,50-Ms/s Low Power Pipelined ADC
- 微电子学与计算机 2010年27卷第4期页码：46-49
- 作者机构：
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2010
- 稿件说明：
移动端阅览
1.8V10位50Ms/s低功耗流水线ADC的设计[J]. 微电子学与计算机, 2010, 27(4): 46-49,53.

Design of a 1.8V,10-bit,50-Ms/s Low Power Pipelined ADC[J]. 2010, 27(4): 46-49.
1.8V10位50Ms/s低功耗流水线ADC的设计[J]. 微电子学与计算机, 2010, 27(4): 46-49,53. DOI：

Design of a 1.8V,10-bit,50-Ms/s Low Power Pipelined ADC[J]. 2010, 27(4): 46-49. DOI：

摘要

采用每级1.5位精度的流水线结构

设计了一个10位50Ms/s的低功耗ADC.每级流水线所用的电容按比例缩小

大大地节省了功耗.同时提出了一种提高OTA压摆率的方法

进一步降低了电路的功耗

采用TSMC0.18mCMOS工艺进行设计

结果表明该ADC在输入频率20MHz、采样速率50MHz下

SNR为59dB

DNL和INL分别为±0.4和±0.5LSB

ADC的功耗为47mW.

Abstract

A 10-bit

50-Ms/s low power ADC is presented in this paper by using a pipelined architecture of 1.5bit perstage. The capacitors used in the each pipeline stage are scaled down

which results in significant power savings. Furthermore

a novel slew rate boost circuit is proposed in this paper to save the power of the OTA. The whole ADC was designed in TSMC 0.18m CMOS process. The SNR of the ADC is 59dB when the input signal frequency is 20MHz. The differential and integral non-linearity (DNL and INL) are within ±0.4 and ±0.5 LSB respectively

as well as the total power consumption is about 47mW.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

面向处理器分支预测单元的Spectre攻击轻量化防御方法

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种基于特征上下文理解与切片分析的肺结核检测算法

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

大模型发展综述：从BERT到Deepseek的技术演进