高频率、低成本的SHA-256算法VLSI实现

应建华; 罗柳平

Chinese

您当前的位置：

首页 >

文章列表页 >

高频率、低成本的SHA-256算法VLSI实现

更新时间：2026-09-04

- 高频率、低成本的SHA-256算法VLSI实现
- Implementation of the SHA-256 Hash Function of a High-Frequency and Low-Cost VLSI
- 微电子学与计算机 2011年28卷第5期页码：28-31
- 作者机构：
  
  华中科技大学电子科学与技术系,湖北,武汉,430074
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2011
- 稿件说明：
移动端阅览
应建华, 罗柳平. 高频率、低成本的SHA-256算法VLSI实现[J]. 微电子学与计算机, 2011, 28(5): 28-31.

YING Jian-hua, LUO Liu-ping. Implementation of the SHA-256 Hash Function of a High-Frequency and Low-Cost VLSI[J]. 2011, 28(5): 28-31.
应建华, 罗柳平. 高频率、低成本的SHA-256算法VLSI实现[J]. 微电子学与计算机, 2011, 28(5): 28-31. DOI：

YING Jian-hua, LUO Liu-ping. Implementation of the SHA-256 Hash Function of a High-Frequency and Low-Cost VLSI[J]. 2011, 28(5): 28-31. DOI：

摘要

SHA-256安全散列算法广泛应用于数据完整性校验及数字签名等领域.为满足安全SoC系统对SHA-256高工作频率和低硬件成本的设计需求

提出了一种新颖的SHA-256 VLSI实现方法

通过分解算法实现步骤

进而缩短关键路径

节省硬件资源.采用SMIC 0.13μm CMOS工艺综合实现

结果表明其最高工作频率达334.5MHz

资源消耗减少了70%.

Abstract

The secure hash algorithm of SHA-256 is widely met in the fields of data integrity and digital signature authentication.A novel VLSI architecture of SHA-256 is presented to achieve the goal of high frequency and low cost of secure SoC.The optimized design shortens the critical path and reduces hardware resource by decomposing steps of the algorithm.Synthesized with SMIC 0.13CMOS technology

the result indicates that the proposed implementation delivers 334.5MHz of maximal requency and 70% of area cost reduction.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

注意力机制与改进密集卷积引导的信息隐藏模型

基于监控指标关联性的微服务异常检测

面向处理器分支预测单元的Spectre攻击轻量化防御方法

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种基于特征上下文理解与切片分析的肺结核检测算法