可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计

韩少男; 李晓江

Chinese

您当前的位置：

首页 >

文章列表页 >

可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计

更新时间：2026-09-04

- 可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计
- Compatible AES-128、AES-192、AES-256 Serial AES Encryption and Decryption Circuit Design
- 微电子学与计算机 2010年27卷第11期页码：40-45
- 作者机构：
  
  中国科学院机构微电子研究所,浙江,杭州,310053
- 作者简介：
- 基金信息：
  
  浙江省高科技基金支持项目(2006C11107)
- DOI：
  中图分类号：
- 纸质出版：2010
- 稿件说明：
移动端阅览
韩少男, 李晓江. 可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计[J]. 微电子学与计算机, 2010, 27(11): 40-45,50.

HAN Shao-nan, LI Xiao-jiang. Compatible AES-128、AES-192、AES-256 Serial AES Encryption and Decryption Circuit Design[J]. 2010, 27(11): 40-45.
韩少男, 李晓江. 可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计[J]. 微电子学与计算机, 2010, 27(11): 40-45,50. DOI：

HAN Shao-nan, LI Xiao-jiang. Compatible AES-128、AES-192、AES-256 Serial AES Encryption and Decryption Circuit Design[J]. 2010, 27(11): 40-45. DOI：

摘要

通过分析AES算法的基本原理

对算法中的AES-128、AES-192、AES-256三种不同的加密解密模式进行了综合设计

有效地利用了公共模块

与单个分别实施各个加密解密模式相比

大大减少了硬件电路面积.针对目前AES实现方法中的key产生模块进行了理论分析

提出了一种新的实现电路结构.设计出的串行AES硬件加密解密电路经综合后得到的芯片面积为31 286门

最高工作频率为66MHz

可以满足目前的大部分无线传感网络的数据交换速率的需求.

Abstract

This paper

by analyzing the basic principles of AES algorithm

integrating AES-128

AES-l92

AES-256 into a single design

which effectively uses the public modules and greatly reduces the chips area compared with a single implementation of these modules respectively. In this paper

through the analysis of the current implementation of KEY in AES algorithm

the author proposes a new circuit structure. And the result shows that the area of serial AES encryption and decryption circuit is only 31 286

a maximum operating frequency is 66MHz

which meets most data exchange rate demands of the current wireless sensor networks.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多尺度融合与小目标增强的航拍车辆检测算法

基于监控指标关联性的微服务异常检测

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于反向体偏置的高增益稳定性高温运放设计