应用于14bit SAR ADC的高精度比较器的设计

陈幼青; 何明华

Chinese

您当前的位置：

首页 >

文章列表页 >

应用于14bit SAR ADC的高精度比较器的设计

更新时间：2026-09-04

- 应用于14bit SAR ADC的高精度比较器的设计
- Design of High-esolution Comparator Applied in 14 bit SAR ADC
- 微电子学与计算机 2011年28卷第6期页码：109-112
- 作者机构：
  
  福州大学物理与信息工程学院,福建,福州,350108
- 作者简介：
- 基金信息：
  
  福建省自然科学基金(2009J05143)福建省新世纪优秀人才支持计划项目(XSJRC2007-26)福建省自然科学基金重点项目(2007J0003)
- DOI：
  中图分类号：
- 纸质出版：2011
- 稿件说明：
移动端阅览
陈幼青, 何明华. 应用于14bit SAR ADC的高精度比较器的设计[J]. 微电子学与计算机, 2011, 28(6): 109-112.

CHEN You-qing, HE Ming-hua. Design of High-esolution Comparator Applied in 14 bit SAR ADC[J]. 2011, 28(6): 109-112.
陈幼青, 何明华. 应用于14bit SAR ADC的高精度比较器的设计[J]. 微电子学与计算机, 2011, 28(6): 109-112. DOI：

CHEN You-qing, HE Ming-hua. Design of High-esolution Comparator Applied in 14 bit SAR ADC[J]. 2011, 28(6): 109-112. DOI：

摘要

基于预防大锁存理论

设计了一款带有三级前置运算放大器和latch再生电路的高精度比较器.为了实现高精度

采用了输入失调储存 (IOS) 和输出失调储存 (OOS) 级联的消失调方法

有效降低了比较器的输入失调电压.传统的比较器动态失调测试方法非常耗时

为此采用新的带负反馈网络的动态失调测试电路

从而大大提高了比较器的设计和仿真效率.Hhnec CZ6H (0.35μm) 工艺下

仿真表明

比较器能够分辨的最小信号为33.2μV

满足14 bit SAR ADC对比较器的性能要求.

Abstract

Based on preamplifier-latch theory

a high-resolution comparator with three pre-amplifiers and a latch is presented.In order to achieve high-resolution

both IOS and OOS offset cancellation technique is used

which successfully decreases the input offset voltage.The traditional dynamic offset test method is time consuming

so a new dynamic offset test bench containing a negative feedback loop is adopted

which efficiently speeds up the design and simulation.The simulation results show that comparator can distinguish 33.2 μV under hhnec CZ6H (0.35 μm) process.It is suitable for the 14 bit SAR ADC.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种双模可配置Delta-Sigma调制器的设计

用于16 bit SAR ADC的高精度比较器的设计

应用于10bit 10MSPS SAR ADC的自举采样开关的设计

注意力机制与改进密集卷积引导的信息隐藏模型

基于区块链的AI生成内容溯源框架设计研究