嵌入式处理器中分支目标缓冲器的研究与设计

王晨旭; 张凯峰; 张祥建; 喻明艳

Chinese

您当前的位置：

首页 >

文章列表页 >

嵌入式处理器中分支目标缓冲器的研究与设计

更新时间：2026-09-04

- 嵌入式处理器中分支目标缓冲器的研究与设计
- Research and Design of Branch Target Buffer for Embedded Processors
- 微电子学与计算机 2012年29卷第1期页码：27-31
- 作者机构：
  
  1. 1 哈尔滨工业大学(威海) 机构微电子中心,山东,威海,264209
  2. 2 哈尔滨工业大学微电子中心,黑龙江,哈尔滨,150001
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2012
- 稿件说明：
移动端阅览
王晨旭, 张凯峰, 张祥建, 喻明艳. 嵌入式处理器中分支目标缓冲器的研究与设计[J]. 微电子学与计算机, 2012, 29(1): 27-31.

WANG Chen-xu, ZHANG Kai-feng, ZHANG Xiang-jian, et al. Research and Design of Branch Target Buffer for Embedded Processors[J]. 2012, 29(1): 27-31.
王晨旭, 张凯峰, 张祥建, 喻明艳. 嵌入式处理器中分支目标缓冲器的研究与设计[J]. 微电子学与计算机, 2012, 29(1): 27-31. DOI：

WANG Chen-xu, ZHANG Kai-feng, ZHANG Xiang-jian, et al. Research and Design of Branch Target Buffer for Embedded Processors[J]. 2012, 29(1): 27-31. DOI：

摘要

针对嵌入式应用的特点

设计了一种基于RAM比较TAG的分支目标缓冲器 (BTB)

并通过硬件模拟方法 (BTB控制逻辑用RTL实现

存储体用定制逻辑实现) 研究BTB结构参数对BTB的性能、能耗以及对整个处理器系统的性能和能耗的影响

根据仿真结果选取应用于嵌入式处理器的最优BTB结构参数.根据该参数

进一步设计基于CAM比较TAG的BTB

经SPEC2000评测

相对于基于RAM比较TAG的BTB

基于CAM比较TAG的BTB可使功耗降低37.17%.

Abstract

A RAM-tag BTB structure specifically for the application in embedded system is proposed in this paper

and the approach of hardware simulation (the control logic parts of CPU and BTB are implemented in RTL-models

while the BTB memory is simulated in circuit-model form) is employed to study the influence on the performance and the power dissipation of BTB and the whole processor imposed by BTB

finally

based on the simulation

the optimum parametric solution for the BTB structure is attained.Moreover

a CAM-tag BTB is designed based on these parameters.According to the SPEC2000 evaluation

the power consumption of CAM-tag BTB is reduced by 37.17% comparing with that of the RAM-tag BTB.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

注意力机制与改进密集卷积引导的信息隐藏模型

基于监控指标关联性的微服务异常检测

基于多尺度融合与小目标增强的航拍车辆检测算法

低功耗设计的双链电源关断策略的实现与验证

一种基于特征上下文理解与切片分析的肺结核检测算法