异构多核处理器分支预测器研究与设计

金玉苹; 焦平; 佟阳

Chinese

您当前的位置：

首页 >

文章列表页 >

异构多核处理器分支预测器研究与设计

更新时间：2026-09-04

- 异构多核处理器分支预测器研究与设计
- The Research and Design of Branch Prediction Based on Multicore Heterogeneous
- 微电子学与计算机 2011年28卷第11期页码：137-140
- 作者机构：
  
  1. 牡丹江师范学院机构数学系,黑龙江,牡丹江,157012
  2. 哈尔滨工程大学计算机科学与技术学院,黑龙江,哈尔滨,150001
- 作者简介：
- 基金信息：
  
  牡丹江市科学技术计划项目(G2010q810)牡丹江师范学院科学技术研究项目(QY201001),牡丹江师范学院大学生创新性实践重点项目黑龙江省青年科学基金项目(QC2010044)
- DOI：
  中图分类号：
- 纸质出版：2011
- 稿件说明：
移动端阅览
金玉苹, 焦平, 佟阳. 异构多核处理器分支预测器研究与设计[J]. 微电子学与计算机, 2011, 28(11): 137-140,147.

JIN Yu-ping, JIAO Ping, TONG Yang. The Research and Design of Branch Prediction Based on Multicore Heterogeneous[J]. 2011, 28(11): 137-140.
金玉苹, 焦平, 佟阳. 异构多核处理器分支预测器研究与设计[J]. 微电子学与计算机, 2011, 28(11): 137-140,147. DOI：

JIN Yu-ping, JIAO Ping, TONG Yang. The Research and Design of Branch Prediction Based on Multicore Heterogeneous[J]. 2011, 28(11): 137-140. DOI：

摘要

为解决单核处理器时钟频率难以提高、处理器功耗逐渐增加等问题

文中提出了一种新型异构多核处理器的设计方案.该结构中增加了B-Cache结构和C-Core控制器

这种新型异构多核处理器避免了流水线因分支预测失误而flush

提高了整个处理器执行效率.

Abstract

Aiming at the problem that it was difficult to improve the processor performance only by improve the frequency of the clock

as well as superscalar pipeline stall

this paper introduced an architecture of heterogeneous multi-core processor which used B-Cache structure and C-Core processor controller.The architecture avoided the pipeline flushed due to branch miss-predict.So the architecture could improve overall efficiency of Multi-Core processor.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

面向处理器分支预测单元的Spectre攻击轻量化防御方法

基于改进RT-DETR的航拍小目标检测算法

基于反向体偏置的高增益稳定性高温运放设计

超低功耗实时时钟电路的设计