一种PON结构航空总线协议芯片的内存架构

周鹏飞; 宗竹林; 肖龙

Chinese

您当前的位置：

首页 >

文章列表页 >

一种PON结构航空总线协议芯片的内存架构

更新时间：2026-09-04

- 一种PON结构航空总线协议芯片的内存架构
- The Memory Architecture of PON Structure Avionic Bus Protocol Chip
- 微电子学与计算机 2013年30卷第9期页码：5-8
- 作者机构：
  
  电子科技大学电子科学技术研究院,四川,成都,611731
- 作者简介：
- 基金信息：
  
  航空科学基金（20090580013，20110580002）;中央高校基础研究基金（ZYGX2009J092）
- DOI：
  中图分类号：
- 纸质出版：2013
- 稿件说明：
移动端阅览
周鹏飞, 宗竹林, 肖龙. 一种PON结构航空总线协议芯片的内存架构[J]. 微电子学与计算机, 2013, 30(9): 5-8.

ZHOU Peng-fei, ZONG Zhu-lin, XIAO Long. The Memory Architecture of PON Structure Avionic Bus Protocol Chip[J]. 2013, 30(9): 5-8.
周鹏飞, 宗竹林, 肖龙. 一种PON结构航空总线协议芯片的内存架构[J]. 微电子学与计算机, 2013, 30(9): 5-8. DOI：

ZHOU Peng-fei, ZONG Zhu-lin, XIAO Long. The Memory Architecture of PON Structure Avionic Bus Protocol Chip[J]. 2013, 30(9): 5-8. DOI：

摘要

在分析了基于PON结构的FC-AE总线的基础上，以提高系统传输效率、降低总线功耗为目的，提出了一种使用基于共享存储器和循环存储的数据存储，采取双缓存任务执行机制和内存动态访问控制机制的内存访问方式。软硬件协同测试结果表明，该内存架构具有任务执行效率高，系统交互时间少和动态功耗低的特点。

Abstract

In order to improve the efficiency of the data storage and reduce bus power consumption

a kind of memory architecture with the characteristics of shared storage

circular storage

and global double buffering mechanism has been presented

which is based on the analyses of transmission characteristics of FC -AE bus rely on PON structure.The experimental results show that this architecture has merits of high reliable performance

low delay time and low power dissipation

by testing the co -verification platform with the hardware and software.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种用于极低压boost系统的高效率电荷泵

V型沟槽SiC中子探测器的蒙特卡洛分析

基于反向体偏置的高增益稳定性高温运放设计

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

一种基于特征上下文理解与切片分析的肺结核检测算法