基于RapidIO的片上网络扩展接口设计与实现

赵淳; 梁利平

Chinese

您当前的位置：

首页 >

文章列表页 >

基于RapidIO的片上网络扩展接口设计与实现

更新时间：2026-09-04

- 基于RapidIO的片上网络扩展接口设计与实现
- Design and Implementation of RapidIO Based Networks-on-Chip Extension Interface
- 微电子学与计算机 2013年30卷第12期页码：31-34
- 作者机构：
  
  中国科学院机构微电子研究所,北京,100029
- 作者简介：
- 基金信息：
  
  中国科学院项目“百人计划”（KGCX2-YW-134）
- DOI：
  中图分类号：
- 纸质出版：2013
- 稿件说明：
移动端阅览
赵淳, 梁利平. 基于RapidIO的片上网络扩展接口设计与实现[J]. 微电子学与计算机, 2013, 30(12): 31-34.

ZHAO Chun, LIANG Li-ping. Design and Implementation of RapidIO Based Networks-on-Chip Extension Interface[J]. 2013, 30(12): 31-34.
赵淳, 梁利平. 基于RapidIO的片上网络扩展接口设计与实现[J]. 微电子学与计算机, 2013, 30(12): 31-34. DOI：

ZHAO Chun, LIANG Li-ping. Design and Implementation of RapidIO Based Networks-on-Chip Extension Interface[J]. 2013, 30(12): 31-34. DOI：

摘要

片上网络被认为是一种适合未来多核处理器系统芯片的片上通信架构.随着片上计算资源数量的持续增多，片间通信逐渐成为影响片上计算和通信性能的重要因素.提出了一种基于RapidIO的高带宽、低延时片上网络扩展接口，用于满足多核系统芯片的片间通信需求.接口采用了层次化的设计方法以提高系统的应用灵活性，同时降低了硬件设计的复杂度.实验结果表明，扩展接口的硬件资源开销小，有效通信带宽达到8.92Gb/s.

Abstract

Networks-on-Chip (NoC) is considered to be a kind of viable on-chip communication fabrics for future Multiprocessor System-on-Chip (MPSoC).With increasing amount of processing elements

on-chip computing and communication performance is heavily influenced by inter-chip communication. A high-bandwidth

low-latency RapidIO-based extension interface is proposed to meet inter-chip communication requirement of NoC-based MPSoC. It is hierarchically designed to improve system flexibility while reducing hardware complexity.Experiment result shows that the hardware overhead of the extension interface is very small

and the effective bandwidth is 8.92 Gbps.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种适用于多核DSP片外扩展的网络接口的设计

基于监控指标关联性的微服务异常检测

注意力机制与改进密集卷积引导的信息隐藏模型

基于反向体偏置的高增益稳定性高温运放设计

基于多尺度融合与小目标增强的航拍车辆检测算法