基于VPR的FPGA布局算法的改进

杜星格; 袁小龙; 余明

Chinese

您当前的位置：

首页 >

文章列表页 >

基于VPR的FPGA布局算法的改进

更新时间：2026-09-04

- 基于VPR的FPGA布局算法的改进
- Improvement of FPGA Placement Algorithm Based on VPR
- 微电子学与计算机 2013年30卷第7期页码：64-67
- 作者机构：
  
  北京交通大学电子信息工程学院,北京,100044
- 作者简介：
- 基金信息：
  
  国家自然科学基金（61076034）;中央高校基本科研业务费专项资金（2011JBZ002）
- DOI：
  中图分类号：
- 纸质出版：2013
- 稿件说明：
移动端阅览
杜星格, 袁小龙, 余明. 基于VPR的FPGA布局算法的改进[J]. 微电子学与计算机, 2013, 30(7): 64-67.

DU Xingge, YUAN Xiaolong, YU Ming. Improvement of FPGA Placement Algorithm Based on VPR[J]. 2013, 30(7): 64-67.
杜星格, 袁小龙, 余明. 基于VPR的FPGA布局算法的改进[J]. 微电子学与计算机, 2013, 30(7): 64-67. DOI：

DU Xingge, YUAN Xiaolong, YU Ming. Improvement of FPGA Placement Algorithm Based on VPR[J]. 2013, 30(7): 64-67. DOI：

摘要

通过在原模拟退火算法中加入回火过程对原算法进行优化，同时，减小内循环次数用于弥补回火导致的布局时间增量。回火过程用于寻找"被遗漏"的最优解。结果表明新算法利于跳出局部最优"陷阱"，进一步搜索最优解，具体体现在改进后的算法不但能够保证布局质量，而且缩减了布局时间，同时，布线时间与电路关键路径延时得到不同程度的改善。

Abstract

In this paper

adding the tempering process to the original algorithm and reducing the number of inner loop to compensate for layout delay increments due to tempering.This process is used to find better placement that haven been abandoned before. The results show that the new algorithm is conducive to jump out of the local optimum "trap"

search for the optimal solution.In detail

the improved algorithm not only keep good placement results

but also largely reduce layout time

at the same time

routing time and critical path delay also have been reduced.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于反向体偏置的高增益稳定性高温运放设计

大模型发展综述：从BERT到Deepseek的技术演进

基于监控指标关联性的微服务异常检测

基于区块链的AI生成内容溯源框架设计研究

V型沟槽SiC中子探测器的蒙特卡洛分析