一种基于余数系统的奇偶检测算法及VLSI实现

张译匀; 周婉婷; 李磊

Chinese

您当前的位置：

首页 >

文章列表页 >

一种基于余数系统的奇偶检测算法及VLSI实现

更新时间：2026-09-04

- 一种基于余数系统的奇偶检测算法及VLSI实现
- Parity Detection Algorithm and VLSI Implementation Based on the RNS
- 微电子学与计算机 2014年31卷第3期页码：32-35
- 作者机构：
  
  电子科技大学电子科学技术研究院,四川,成都,610054
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2014
- 稿件说明：
移动端阅览
张译匀, 周婉婷, 李磊. 一种基于余数系统的奇偶检测算法及VLSI实现[J]. 微电子学与计算机, 2014, 31(3): 32-35.

ZHANG Yi-yun, ZHOU Wan-ting, LI Lei. Parity Detection Algorithm and VLSI Implementation Based on the RNS[J]. 2014, 31(3): 32-35.
张译匀, 周婉婷, 李磊. 一种基于余数系统的奇偶检测算法及VLSI实现[J]. 微电子学与计算机, 2014, 31(3): 32-35. DOI：

ZHANG Yi-yun, ZHOU Wan-ting, LI Lei. Parity Detection Algorithm and VLSI Implementation Based on the RNS[J]. 2014, 31(3): 32-35. DOI：

摘要

提出了一种基于常用三模基{2+1，2-1，2+1}改进的奇偶检测算法，此方法仅使用一个位的模加器，一个+1位的进位选择加法器（CSA），一个2位的比较器及一些简单的组合单元即可实现，有效节省了资源，并简化了设计的复杂度.当=30时，面积仅为6130.958μm，延迟仅为0.67ns.

Abstract

A parity checker based on triple-mode{2+1

2-1

2+1}is proposed in this paper

this checker only need a bit adder

a +1 bit CSA adder

a 2 bit comparator and some simple combination unit

it lowers the resource consumption and simplifies the design effectively.When =30

an area of only 6130.958μm

the delay is only 0.67ns.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

布图规划约束对VLSI设计性能的影响

基于流水的HEVC IDCT/IDST模块VLSI设计

基于HEVC的IDCT变换的VLSI设计与实现

一种AMR语音编码器的VLSI设计及FPGA实现

基于区块链的AI生成内容溯源框架设计研究

相关机构

青岛理工大学机构 , 通信与电子工程学院

上海交通大学微电子学院

哈尔滨工业大学微电子中心

AI问答

地址：北京市丰台区顺八条1号院2号楼北阳晨光大厦2层邮编：100079
联系电话：（010）53879206 Email：tmw@bjxintong.com.cn
技术支持由北京北大方正电子有限公司提供京ICP备09082226号-64 京公网安备11010602201714号
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies

⁰