108位前导0计数器的电路设计与优化

李勇; 秦海阳; 李振涛

Chinese

您当前的位置：

首页 >

文章列表页 >

108位前导0计数器的电路设计与优化

更新时间：2026-09-04

- 108位前导0计数器的电路设计与优化
- Design and Optimization of the 108-bit Leading Zero Counters Circuit
- 微电子学与计算机 2015年32卷第4期页码：1-4
- 作者机构：
  
  国防科学技术大学计算机学院,湖南,长沙,410073
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2015
- 稿件说明：
移动端阅览
李勇, 秦海阳, 李振涛. 108位前导0计数器的电路设计与优化[J]. 微电子学与计算机, 2015, 32(4): 1-4,9.

LI Yong, QIN Hai-yang, LI Zhen-tao. Design and Optimization of the 108-bit Leading Zero Counters Circuit[J]. 2015, 32(4): 1-4.
李勇, 秦海阳, 李振涛. 108位前导0计数器的电路设计与优化[J]. 微电子学与计算机, 2015, 32(4): 1-4,9. DOI：

LI Yong, QIN Hai-yang, LI Zhen-tao. Design and Optimization of the 108-bit Leading Zero Counters Circuit[J]. 2015, 32(4): 1-4. DOI：

摘要

采用2位分组进行并行分工计数

使用二叉树的电路结构进行108位前导0计数器电路设计.采用2位分组的108位前导0计数器电路进行PT分析的时序为0.17

而采用8位分组的RTL级代码进行DC综合的时序为0.21

通过比较发现设计电路在速度上比RTL级代码快了19%.

Abstract

This paper adopts 2-bit parallel packet to count respectively

108 leading zero counter circuit design uses the structure which is two binary tree. The timing that 108-bit leading zero counter using 2-bit packet which is analyzed by PT is 0.17

and the timing that the RTL code using 8-bit packet which is analyzed by DC is 0.21

Comparative experice tell us that the design circuit is 20% faster than the RTL code in speed.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

面向处理器分支预测单元的Spectre攻击轻量化防御方法

V型沟槽SiC中子探测器的蒙特卡洛分析

一种基于特征上下文理解与切片分析的肺结核检测算法

基于监控指标关联性的微服务异常检测

注意力机制与改进密集卷积引导的信息隐藏模型