SM3杂凑算法的流水线结构硬件实现

Chinese

您当前的位置：

首页 >

文章列表页 >

SM3杂凑算法的流水线结构硬件实现

更新时间：2026-09-04

- SM3杂凑算法的流水线结构硬件实现
- Implementation of Pipeline Structure of SM3 Algorithm on FPGA
- 微电子学与计算机 2015年32卷第1期页码：15-18
- 作者机构：
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2015
- 稿件说明：
移动端阅览
SM3杂凑算法的流水线结构硬件实现[J]. 微电子学与计算机, 2015, 32(1): 15-18.

Implementation of Pipeline Structure of SM3 Algorithm on FPGA[J]. 2015, 32(1): 15-18.
SM3杂凑算法的流水线结构硬件实现[J]. 微电子学与计算机, 2015, 32(1): 15-18. DOI：

Implementation of Pipeline Structure of SM3 Algorithm on FPGA[J]. 2015, 32(1): 15-18. DOI：

提出一种流水线结构的硬件实现策略

同时采用CSA加法器进行关键路径压缩

极大地提高了工作频率和算法的计算速率.在191 MHz时钟频率下

实现了73.54 Gb/s的高吞吐率.

In this paper

we mainly introduce a hardware implementation based on pipeline structure method with a good performance. We improved the speed of per SM3

and the performance on FPGAs of Altera is about 49.6 to 66.5 times faster than others implementation of SM3.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

注意力机制与改进密集卷积引导的信息隐藏模型

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种用于极低压boost系统的高效率电荷泵

V型沟槽SiC中子探测器的蒙特卡洛分析

基于监控指标关联性的微服务异常检测

相关机构

暂无数据

AI问答

⁰