高速可重构抽取移位单元研究与设计

常忠祥; 戴紫彬; 李伟; 龚海宁

Chinese

您当前的位置：

首页 >

文章列表页 >

高速可重构抽取移位单元研究与设计

更新时间：2026-09-04

- 高速可重构抽取移位单元研究与设计
- Research and Design of High-speed Reconfigurable Extract-shift Unit
- 微电子学与计算机 2015年32卷第4期页码：21-24
- 作者机构：
  
  1. 1 解放军信息工程大学,河南,郑州,450001
  2. 2 61587部队,上海,200000
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2015
- 稿件说明：
移动端阅览
常忠祥, 戴紫彬, 李伟, 龚海宁. 高速可重构抽取移位单元研究与设计[J]. 微电子学与计算机, 2015, 32(4): 21-24,30.

CHANG Zhong-xiang, DAI Zi-bin, LI Wei, et al. Research and Design of High-speed Reconfigurable Extract-shift Unit[J]. 2015, 32(4): 21-24.
常忠祥, 戴紫彬, 李伟, 龚海宁. 高速可重构抽取移位单元研究与设计[J]. 微电子学与计算机, 2015, 32(4): 21-24,30. DOI：

CHANG Zhong-xiang, DAI Zi-bin, LI Wei, et al. Research and Design of High-speed Reconfigurable Extract-shift Unit[J]. 2015, 32(4): 21-24. DOI：

摘要

为了提升密码算法中抽取、移位等位操作的处理效率

降低抽取和移位实现的硬件资源消耗

构建了以iButterfly网络为基础的高速可重构抽取移位硬件架构

提出架构所需的路由信息生成算法并进行高速硬件映射.最后对架构进行性能评估

结果表明

提出的抽取移位单元具有较高的处理效率和灵活性

在CMOS 65 nm 工艺下

32比特抽取移位工作频率可达到2 GHz.

Abstract

In order to enhance processing efficiency and reduce hardware resource consumption of the extraction replacement and shift replacement in cipher algorithm

a high-speed reconfigurable extraction-shift hardware architecture based on iButterfly is constructed in this paper. At the same time

the generating routing information of framework are put forward

then mapping high-speed hardware is realized. Finally

the results show that the proposed extraction-shift units have high efficiency and flexibility. The number of 32-bit extraction-shift replacement operating frequency is 2 GHz under the CMOS 65 nm.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多尺度融合与小目标增强的航拍车辆检测算法

面向处理器分支预测单元的Spectre攻击轻量化防御方法

基于区块链的AI生成内容溯源框架设计研究

大模型发展综述：从BERT到Deepseek的技术演进

超低功耗实时时钟电路的设计