基于40 nm CMOS工艺的DAC IP核物理与时序建模

王东; 陈岚; 柳臻朝; 冯燕

Chinese

您当前的位置：

首页 >

文章列表页 >

基于40 nm CMOS工艺的DAC IP核物理与时序建模

更新时间：2026-09-04

- 基于40 nm CMOS工艺的DAC IP核物理与时序建模
- Physical and Timing Modeling of DAC IP Core Based on 40 nm CMOS Process
- 微电子学与计算机 2015年32卷第2期页码：56-59
- 作者机构：
  
  中国科学院机构微电子研究所,北京,100029
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2015
- 稿件说明：
移动端阅览
王东, 陈岚, 柳臻朝, 冯燕. 基于40 nm CMOS工艺的DAC IP核物理与时序建模[J]. 微电子学与计算机, 2015, 32(2): 56-59,64.

WANG Dong, CHEN Lan, LIU Zhen-chao, et al. Physical and Timing Modeling of DAC IP Core Based on 40 nm CMOS Process[J]. 2015, 32(2): 56-59.
王东, 陈岚, 柳臻朝, 冯燕. 基于40 nm CMOS工艺的DAC IP核物理与时序建模[J]. 微电子学与计算机, 2015, 32(2): 56-59,64. DOI：

WANG Dong, CHEN Lan, LIU Zhen-chao, et al. Physical and Timing Modeling of DAC IP Core Based on 40 nm CMOS Process[J]. 2015, 32(2): 56-59. DOI：

摘要

基于40 nm CMOS工艺

分析了DAC模块转化为IP核时所需生成的必要信息

概述了DAC IP核可复用模型的主要特点。对DAC IP核的物理与时序信息进行建模

得到了DAC IP核的物理模型和时序模型

组成了DAC IP核的数据文件交付项。提取得到的IP核模型保护了IP核的设计信息

可满足布局布线、时序分析等基本应用要求.

Abstract

Based on 40 nm CMOS process

the necessary information needed for transforming DAC module into IP core is analyzed

and the main characteristics of reusable models for DAC IP core are outlined. The physical model and timing model of DAC IP core are obtained by modeling the physical and timing information

which are used to form the data file deliveries. The abstracted models can protect the design details

and can meet requirements for basic application

such as place and route

timing analysis.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

考虑量子效应的FinFET栅电容物理模型研究

时序模型提取中复杂单元拓扑结构识别的实现研究

大模型发展综述：从BERT到Deepseek的技术演进

注意力机制与改进密集卷积引导的信息隐藏模型

一种基于特征上下文理解与切片分析的肺结核检测算法

相关机构

北京信息科技大学机构理学院

湘潭大学机构物理与光电工程学院

湖南省微光电与系统集成工程实验室

AI问答

地址：北京市丰台区顺八条1号院2号楼北阳晨光大厦2层邮编：100079
联系电话：（010）53879206 Email：tmw@bjxintong.com.cn
技术支持由北京北大方正电子有限公司提供京ICP备09082226号-64 京公网安备11010602201714号
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies

⁰