适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现

Chinese

您当前的位置：

首页 >

文章列表页 >

更新时间：2026-09-04

- 适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现
- Implementation of Viterbi Decoder for SBAS and Galileo Navigation Receiver
- 微电子学与计算机 2015年32卷第1期页码：60-63
- 作者机构：
  
  中国科学院机构微电子研究所,北京,100029
- 作者简介：
- 基金信息：
  
  国家自然科学基金项目(61376027,61221004)
- DOI：
  中图分类号：
- 纸质出版：2015
- 稿件说明：
移动端阅览
张洪伦, 巴晓辉, 李健, 陈杰. 适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现[J]. 微电子学与计算机, 2015, 32(1): 60-63,67.

ZHANG Hong-lun, BA Xiao-hui, LI Jian, et al. Implementation of Viterbi Decoder for SBAS and Galileo Navigation Receiver[J]. 2015, 32(1): 60-63.
张洪伦, 巴晓辉, 李健, 陈杰. 适用于SBAS和Galileo卫星导航接收机的Viterbi译码器实现[J]. 微电子学与计算机, 2015, 32(1): 60-63,67. DOI：

ZHANG Hong-lun, BA Xiao-hui, LI Jian, et al. Implementation of Viterbi Decoder for SBAS and Galileo Navigation Receiver[J]. 2015, 32(1): 60-63. DOI：

设计并实现了一种适用于SBAS和Galileo卫星导航系统的(2

7)卷积码的Viterbi译码器.由于卫星导航系统中的数据率不高

采用串行结构实现Viterbi译码器

并且多通道复用同一译码器

以节省电路面积.此外

采用改进的加比选单元并通过寄存器交换法对幸存路径进行管理

以进一步优化电路结构.为了减少RAM的使用

利用同址更新技术将路径度量累加值和幸存路径存储至RAM.译码电路通过FPGA验证

采用SMIC65 nm工艺库进行综合

该译码器逻辑电路的面积为4 738 μm.

AViterbi decoder is designed and implemented for (2

7) convolutional code in the SBAS and Galileo navigation systems. Since the data rate of the satellite navigation system is relatively low

the sequential architecture is applied and the Viterbi decoder is reused by all data channels in order to reduce area consumption. In addition

modified add-select-compare unit and register-exchange method have been used to further optimize the circuit. In order to reduce storage usage

RAM is accessed by in-place updating technology for path metric and survivor path. The decoder has been verified on the FPGA platform

and the synthesis result shows that the area of the logic circuit is 4 738 μm using 65 nm cell library.

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于改进RT-DETR的航拍小目标检测算法

注意力机制与改进密集卷积引导的信息隐藏模型

V型沟槽SiC中子探测器的蒙特卡洛分析

一种基于特征上下文理解与切片分析的肺结核检测算法