基于热影响及布局利用率的三维集成电路布局规划算法设计

胡中星; 王琴; 谢憬; 毛志刚

Chinese

您当前的位置：

首页 >

文章列表页 >

基于热影响及布局利用率的三维集成电路布局规划算法设计

更新时间：2026-09-04

- 基于热影响及布局利用率的三维集成电路布局规划算法设计
- Design of Floorplanning Algorithm in Three-Dimension Integrated Circuit Based on Thermal and Utilization
- 微电子学与计算机 2016年33卷第4期页码：1-5
- 作者机构：
  
  上海交通大学电子信息与电气工程学院,上海,200240
- 作者简介：
- 基金信息：
  
  国家自然科学基金 61176037
- DOI：
  中图分类号：
- 纸质出版：2016
- 稿件说明：
移动端阅览
胡中星, 王琴, 谢憬, 毛志刚. 基于热影响及布局利用率的三维集成电路布局规划算法设计[J]. 微电子学与计算机, 2016, 33(4): 1-5.

HU Zhong-xing, WANG Qin, XIE Jing, et al. Design of Floorplanning Algorithm in Three-Dimension Integrated Circuit Based on Thermal and Utilization[J]. 2016, 33(4): 1-5.
胡中星, 王琴, 谢憬, 毛志刚. 基于热影响及布局利用率的三维集成电路布局规划算法设计[J]. 微电子学与计算机, 2016, 33(4): 1-5. DOI：

HU Zhong-xing, WANG Qin, XIE Jing, et al. Design of Floorplanning Algorithm in Three-Dimension Integrated Circuit Based on Thermal and Utilization[J]. 2016, 33(4): 1-5. DOI：

摘要

针对三维集成电路设计流程中存在的布局规划问题

提出了协同考虑热影响和布局利用率的布局规划算法设计方案

并利用多次模拟退火过程

实现完整三维集成电路布局规划算法的设计流程.通过对通用的MCNC benchmark基准电路的验证

相比已有的布局规划方案

该布局规划算法在峰值温度降低3%左右的情况下

在布局利用率上能够得到平均30%以上的性能提升.

Abstract

To address the floorplanning problem in 3D IC design flow

this paper proposes a floorplanning algorithm based on thermal and utilization. Several simulated annealing processes are also used in the design. At last

a modified 3D IC floorplanning design flow is completed. This paper verifies the new algorithm on MCNC benchmark circuits. According to the result

the new algorithm improves the floorplanning utilization above 30% in average as well as decreases peak temperature by about 3%.

关键词

Keywords

references

邹毅文. 三维芯片TSV敏感的电路划分和温度敏感的布图规划研究[D]. 合肥: 合肥工业大学, 2012.

Chen T C, Chang Y W. Modern floorplanning based on B*-tree and fast simulated annealing[J]. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 2006, 25(4): 637-650. DOI: 637

Huang W, Ghosh S, Sankaranarayanan K, et al. HotSpot: Thermal modeling for CMOS VLSI systems[J]. IEEE Transactions on Very Large-Scale Integrated Circuits, 2006, 14(5): 501-513. DOI: 501

Lu J, Wang Q, Xie J, et al. TSVs-aware floorplanning for 3D integrated circuit[C]//ASIC (ASICON), 2013 IEEE 10th International Conference on. Shen-zhen: IEEE, 2013: 1-4.

Wen C C, Chen Y J, Ruan S J. Cluster-based thermal-aware 3D-floorplanning technique with post-floorplan TTSV insertion at via-channels[C]//Quality Electronic Design (ASQED), 2013 5th Asia Symposium on. Penang: IEEE, 2013: 200-207.

Hung W L, Link G M, Xie Y, et al. Interconnect and thermal-aware floorplanning for 3D microprocessors[C]//Quality Electronic Design, 2006. San Jones: IEEE, 2006: 6-104.

王伟, 张欢, 方芳, 等. 2TF: 一种协同考虑过硅通孔和热量的三维芯片布图规划算法[J]. 电子学报, 2012, 40(5): 971-976. DOI: 971

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种基于特征上下文理解与切片分析的肺结核检测算法

基于区块链的AI生成内容溯源框架设计研究

低功耗设计的双链电源关断策略的实现与验证

基于多尺度融合与小目标增强的航拍车辆检测算法

基于改进RT-DETR的航拍小目标检测算法