基于过零检测的TIADC时钟失配校准算法

王晓蕾; 王玉莹; 陈红梅; 尹勇生

Chinese

您当前的位置：

首页 >

文章列表页 >

基于过零检测的TIADC时钟失配校准算法

更新时间：2026-09-04

- 基于过零检测的TIADC时钟失配校准算法
- Background Timing-Skew Calibration Algorithm for the TIADC Based on Zero-Crossing Detection
- 微电子学与计算机 2016年33卷第5期页码：72-75
- 作者机构：
  
  合肥工业大学微电子设计研究所,安徽,合肥,230009
- 作者简介：
- 基金信息：
  
  安徽省科技攻关项目 JZ2014AKKG0430中央高校基本科研业务费专项资金资助项目 2014HGCH0010
- DOI：
  中图分类号：
- 纸质出版：2016
- 稿件说明：
移动端阅览
王晓蕾, 王玉莹, 陈红梅, 尹勇生. 基于过零检测的TIADC时钟失配校准算法[J]. 微电子学与计算机, 2016, 33(5): 72-75, 79.

WANG Xiao-lei, WANG Yu-ying, CHEN Hong-mei, et al. Background Timing-Skew Calibration Algorithm for the TIADC Based on Zero-Crossing Detection[J]. 2016, 33(5): 72-75.
王晓蕾, 王玉莹, 陈红梅, 尹勇生. 基于过零检测的TIADC时钟失配校准算法[J]. 微电子学与计算机, 2016, 33(5): 72-75, 79. DOI：

WANG Xiao-lei, WANG Yu-ying, CHEN Hong-mei, et al. Background Timing-Skew Calibration Algorithm for the TIADC Based on Zero-Crossing Detection[J]. 2016, 33(5): 72-75. DOI：

摘要

针对时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter

TIADC)的时钟失配设计了一种基于过零检测的后台校准算法.该算法通过比较通道间采样值过零的个数判断时钟误差的大小

再利用提取到的误差大小控制可变延时的延时大小对时钟误差进行校正.通过MATLAB建立8位五通道TIADC为模型对算法进行验证

当/=0.461时

仿真结果表明

经本算法校准后ENOB从5.16位提升到7.88位

SNR从32.8 dB提高到了49.4 dB

从而验证了该校准算法的正确性和有效性.此外

该校准算法对输入信号的频率没有严格的要求

且可以扩展到任意通道数.

Abstract

A background calibration technique

which is based on zero-crossing detection method

for clock mismatch in Time-Interleaved Analog-to-Digital Converter (TIADC) is proposed. The error is achieved by comparing the amount of zero-crossing in channels to control the delay for the purpose of timing skew calibration. The algorithm is verified by an 8 bits 5-channels TI ADC MATLAB model. The simulation result shows that the ENOB rises from 5.16 bits to 7.88 bits

and the SNR rises from 32.8 dB to 49.4 dB at the /=0.461

which means the correctness and effectiveness of the algorithm is validated. The presented calibration in this paper has no restriction on the input signal frequency

and can be extended to arbitrary number of channels.

关键词

Keywords

references

王韩. 6位2GSps时间交织ADC设计[D]. 哈尔滨: 哈尔滨工业大学, 2007

Hegong Wei, Peng Zhang, Datta Sahoo, et al. An 8 Bit 4 GS/s 120 mW CMOS ADC[J]. IEEE Journal of Solid-State Circuits, 2014, 49(8): 1-4. DOI: 1

Black W C, Hodges D A. Time interleaved converter arrays[J]. IEEE Journal of Solid-State Circuits, 1980, 15(6): 1022-1029. DOI: 1022

吴光林. 多通道时间交叉ADC校准技术研究及实现[D]. 南京: 东南大学, 2006.

Jamal S M, Fu D H, Hurst P J, et al. A 10 b 120 Msample/s time-interleaved analog-to-digital converter with digital background calibration[J]. IEEE Journal of Solid-State Circuits, 2002, 37(12): 1618-1627. DOI: 1618

Lee Z M, Wang C Y, Wu T J. A CMOS 15 bit 125 MS/s time-interleaved ADC with digital background calibration[J]. IEEE Journal of Solid-State Circuits, 2007, 42(10): 2149-2160. DOI: 2149

叶凡. 多通道时间交织模数转换器的校正与集成电路实现方法研究[D]. 上海: 复旦大学, 2010.

Wang ChungYi, Wu JiehTsorng. A multiphase timing-skew calibration technique using Zero-Crossing Detection[J]. IEEE Journal of Solid-State Circuits, 2009, 56(6): 1102-1114. DOI: 1102

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

超高速时间交织ADC通道失配后台校准算法

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

面向处理器分支预测单元的Spectre攻击轻量化防御方法

大模型发展综述：从BERT到Deepseek的技术演进

注意力机制与改进密集卷积引导的信息隐藏模型