面向可重构并行化处理的线性反馈移位寄存器统一架构研究

郑诚玮; 戴紫彬; 李伟

Chinese

您当前的位置：

首页 >

文章列表页 >

面向可重构并行化处理的线性反馈移位寄存器统一架构研究

更新时间：2026-09-04

- 面向可重构并行化处理的线性反馈移位寄存器统一架构研究
- Research on Linear Feedback Shift Register United Architecture for Parallel and Reconfigurable Processing
- 微电子学与计算机 2015年32卷第11期页码：111-115
- 作者机构：
  
  解放军信息工程大学,河南,郑州,450002
- 作者简介：
- 基金信息：
  
  国家自然科学基金(61404175)
- DOI：
  中图分类号：
- 纸质出版：2015
- 稿件说明：
移动端阅览
郑诚玮, 戴紫彬, 李伟. 面向可重构并行化处理的线性反馈移位寄存器统一架构研究[J]. 微电子学与计算机, 2015, 32(11): 111-115.

ZHENG Cheng-wei, DAI Zi-bin, LI Wei. Research on Linear Feedback Shift Register United Architecture for Parallel and Reconfigurable Processing[J]. 2015, 32(11): 111-115.
郑诚玮, 戴紫彬, 李伟. 面向可重构并行化处理的线性反馈移位寄存器统一架构研究[J]. 微电子学与计算机, 2015, 32(11): 111-115. DOI：

ZHENG Cheng-wei, DAI Zi-bin, LI Wei. Research on Linear Feedback Shift Register United Architecture for Parallel and Reconfigurable Processing[J]. 2015, 32(11): 111-115. DOI：

摘要

为了解决目前线性反馈移位寄存器实现方式在运算速度、灵活性和安全性三个方面存在的不足

研究了Fibonacci LFSR和Galois LFSR的结构特点

提取出了两者可重构和并行化实现方式的共同点

研究并实现了两者的统一架构.统一架构的可重构实现方式提高了电路的灵活性

并行化处理方式提高了电路的运算速度

灵活可变的结构增加了电路的安全性.和文献6中的设计相比

面积减小了47.4%

电路延迟缩减了11.5%.

Abstract

The parallel and reconfigurable united architecture of LFSR is represented to improve the speed

flexibility and security of communication system and cipher algorithms. It can be reconfigured to Fibonacci LFSRs and Galois LFSRs according to different applications. The random lengths and feedback taps can be achieved to meet the demands of different applications. The parallel updating method has an obvious advantage on speed and efficiency. Furthermore

the flexibility and complexity increases the security of the communication system and cipher algorithms. Compared with design in Ref6

the area decreases 47.4% and the delay time shortens 11.5%.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

大模型发展综述：从BERT到Deepseek的技术演进

一种用于极低压boost系统的高效率电荷泵

基于区块链的AI生成内容溯源框架设计研究

一种基于特征上下文理解与切片分析的肺结核检测算法

基于改进RT-DETR的航拍小目标检测算法