采用ADC的100BaseTX以太网收发器设计

Chinese

您当前的位置：

首页 >

文章列表页 >

采用ADC的100BaseTX以太网收发器设计

更新时间：2026-09-04

- 采用ADC的100BaseTX以太网收发器设计
- Design of a Transceriver With ADC for 100BaseTX Ethernet
- 微电子学与计算机 2016年33卷第8期页码：126-129
- 作者机构：
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2016
- 稿件说明：
移动端阅览
采用ADC的100BaseTX以太网收发器设计[J]. 微电子学与计算机, 2016, 33(8): 126-129.

Design of a Transceriver With ADC for 100BaseTX Ethernet[J]. 2016, 33(8): 126-129.
采用ADC的100BaseTX以太网收发器设计[J]. 微电子学与计算机, 2016, 33(8): 126-129. DOI：

Design of a Transceriver With ADC for 100BaseTX Ethernet[J]. 2016, 33(8): 126-129. DOI：

摘要

设计了一款面向100BaseTX以太网的收发器芯片.该收发器接收端采用模拟线性均衡和判决式反馈均衡(DFE)的混合结构

并采用模数转化器在数字域实现自适应均衡和基线漂移补偿.为了降低功耗和减小芯片面积

提出了一种连续时间线性均衡气和可变增益放大器共享电阻、电容的电路结构.该收发器采用0.13 m 1.2 V CMOS工艺实现

线缆传输距离大于100 m.

Abstract

This paper describes a 100BaseTX Ethernet physical layer interface with ADC in 1.2 V 0.13 m CMOS technology. A continuous-time linear equalizer (CTLE) and a decision-feedback equalizer (DFE) are used in receiver. The circuit uses digital techniques to perform adaptive line equalization and baseline wander compensation through analog-to-digital convertor. The proposed CTLE and variable-gain amplifier (VGA) mixed structure shareing resistor and capacitance

can decrease low power and small area. The transceiver allows for robust performance for cable lengths>100 m.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多尺度融合与小目标增强的航拍车辆检测算法

大模型发展综述：从BERT到Deepseek的技术演进

低功耗设计的双链电源关断策略的实现与验证

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

一种用于极低压boost系统的高效率电荷泵