基于电流源拆分均衡布局的14 bit 200 MS/s电流舵DAC设计

戴澜; 江礼阳; 韩小娟

Chinese

您当前的位置：

首页 >

文章列表页 >

基于电流源拆分均衡布局的14 bit 200 MS/s电流舵DAC设计

更新时间：2026-09-04

- 基于电流源拆分均衡布局的14 bit 200 MS/s电流舵DAC设计
- Design of 14-bit 200 MS/s Current-Steering DAC Based on Split and Symmetricalal Layout of Current Sources
- 微电子学与计算机 2016年33卷第11期页码：60-63
- 作者机构：
  
  1. 北方工业大学机构电子信息工程学院微电子系,北京,100144
  2. 渤海石油职业学院, 河北任丘,062550
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2016
- 稿件说明：
移动端阅览
戴澜, 江礼阳, 韩小娟. 基于电流源拆分均衡布局的14 bit 200 MS/s电流舵DAC设计[J]. 微电子学与计算机, 2016, 33(11): 60-63.

DAI Lan, JIANG Li-yang, HAN Xiao-juan. Design of 14-bit 200 MS/s Current-Steering DAC Based on Split and Symmetricalal Layout of Current Sources[J]. 2016, 33(11): 60-63.
戴澜, 江礼阳, 韩小娟. 基于电流源拆分均衡布局的14 bit 200 MS/s电流舵DAC设计[J]. 微电子学与计算机, 2016, 33(11): 60-63. DOI：

DAI Lan, JIANG Li-yang, HAN Xiao-juan. Design of 14-bit 200 MS/s Current-Steering DAC Based on Split and Symmetricalal Layout of Current Sources[J]. 2016, 33(11): 60-63. DOI：

摘要

对一种高性能的14 bit 200 MHz电流舵型数模转换器进行设计.对电流舵DAC主要误差进行分析建模

并以此为依据结合工艺特性计算电流源单元晶体管大小; 采用一种新型限幅电路减少输出毛刺; 对输出电流源单元和开关阵列采用Q Random Walk布局减少工艺误差

最后采用SMIC 0.18 m混合CMOS工艺对芯片进行实现.采用3.3 V/1.8 V供电

输入信号频率为1 MHz和20 MHz

采样频率为200 MHz时

SFDR后仿真结果分别为100.1 dB

88.3 dB.

Abstract

In this paper it proposes a high performance 14-bit 200 Ms/s current-steering DAC. It analyses the non-ideal factors and models the proposal DAC based on Verilog-A

adopts a swing limited circuit to process the control signal of current source switches

and introduces a split and symmetrical layout of current sources scheme to reduce the process error in fabrication. At last

it is fabricated with SMIC 0.18 m Mixed-Signal CMOS technology. With 3.3 V/1.8 V power supply

the SFDR in the post simulation results of this DAC are 100.1 dB and 88.3 dB respectively under the condition of 1 MHz and 20 MHz input signal and 200 MHz sample clock.

关键词

Keywords

references

Van den Bosch A, Borremans M, Vandenbussche J. A 12bit 200 MHz low glitch CMOS D/A converter[C]//proceedings oc the IEEE 1998 Custom Integrated Circuits Conference. [s. l. ]: IEEE, 1998: 249-252.

Pelgrom M J M, Duinmaijer A C J, Welbers A P G. Matching Properties of MOS Transistors[J]. IEEE Jounral of Solid State Circuits, 1989, 305(3): 624-626. DOI: 624

Takeshi Ueno, Takafumi Yamaji, Tetsuro Itakura. A 1.2-V, 12-bit, 200MSample/s Current-Steering D/A converter in 90-nm CMOS[J]. IEEE Custom Integrated Circuits Conference, 2005, 90(2): 365-371. DOI: 365

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于区块链的AI生成内容溯源框架设计研究

超低功耗实时时钟电路的设计

低功耗设计的双链电源关断策略的实现与验证

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

基于多尺度融合与小目标增强的航拍车辆检测算法