1. 西安邮电大学 机构 电子工程学院,陕西,西安,710121
2. 西安邮电大学 计算机学院,陕西,西安,710121
纸质出版:2017
移动端阅览
杜丽娜, 韩俊刚, 李卯良. ARM并行阵列机中的路由器设计[J]. 微电子学与计算机, 2017, 34(2): 73-76, 82.
DU Li-na, HAN Jun-gang, LI Mao-liang. Router Design for a ARM Parallel Processor[J]. 2017, 34(2): 73-76.
针对ARM并行阵列机结构
提出了与之相适应的通信结构
采用4个路由器完成16个处理器内核之间的通信
有效地节约了面积.该路由器采用基于数据包交换的片上网络通信方式
内部运用缓存机制、经典的XY路由算法和专用的仲裁策略再加入数据多播
且处理器选用低功耗、高性能的ARM内核
通过采用以上机制能够有效降低数据传播延迟和功耗.实验结果表明采用该方案设计的路由器时钟频率最高可达406.009 MHz
能够满足该ARM阵列机对于通信速率的要求.
Routing communication structure designed in this papers project involves calls ARM parallel array processors that use four routers to complete the communication between the 16-core processors. Therefore it makes the area reduced at a greater degree. The router uses the way of Noc (Network on Chip) communication that is based on the packet switching
it uses internal caching mechanism
classic XY router algorithms
dedicated arbitration policy and data multicast
and with low power of high-performance ARM processor
these mechanisms reduce the data propagation delay and power consumption at the same time. Makes the performance of communication between multi-core processors has been increased greatly. The result shows that the clock frequency of the router
which designs for the telecommunications in the array of ARM muti-core machine
is up to 406.009MHz and the router can better meet the performance requirements of the array of ARM muti-core machine.
Sohi G S, Breach S E, Vijaykumar T N. Multiscalar processors[C]//Proceedings of the 22nd Annual Intemational SymPosiumon Computer Architecture. ACM, 1995, 23(2): 414-425.
周东红. 基于3x3NoC的路由器设计与网络性能分析[D]. 西安: 西安电子科技大学, 2011.
杨婷. 多态并行阵列处理器中的数据通信及路由器的设计与实现[D]. 西安: 西安邮电大学, 2011.
林世俊, 张凡, 金德鹏. 分布式同步的GALS片上网络及其接口设计[J]. 清华大学学报, 2008, 48(1): 32-38. DOI: 32
徐卫志, 宋风龙, 刘志勇, 等. 众核处理器片上同步机制和评估方法研究[J]. 计算机学报, 2010, 33(10): 1777-1787. DOI: 1777
岳峰, 利润丰, 陈田, 等. 基于随机路由的高性能片上路由器设计与仿真[J]. 电子测量与仪器学报, 2013, 27(7): 699-675. DOI: 699
0
浏览量
13
下载量
0
CSCD
关联资源
相关文章
相关作者
相关机构
京公网安备11010602201714号