图形处理器中双核顶点染色器的设计与实现

Chinese

您当前的位置：

首页 >

文章列表页 >

图形处理器中双核顶点染色器的设计与实现

更新时间：2026-09-04

- 图形处理器中双核顶点染色器的设计与实现
- Graphics Processor in the Design and Implementation of a Dual Vertex Shader
- 微电子学与计算机 2017年34卷第2期页码：77-82
- 作者机构：
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2017
- 稿件说明：
移动端阅览
图形处理器中双核顶点染色器的设计与实现[J]. 微电子学与计算机, 2017, 34(2): 77-82.

Graphics Processor in the Design and Implementation of a Dual Vertex Shader[J]. 2017, 34(2): 77-82.
图形处理器中双核顶点染色器的设计与实现[J]. 微电子学与计算机, 2017, 34(2): 77-82. DOI：

Graphics Processor in the Design and Implementation of a Dual Vertex Shader[J]. 2017, 34(2): 77-82. DOI：

摘要

为了提高图形处理器(graphic processing unit

GPU)中顶点染色器的工作效率

设计了一款改进的可编程双核顶点染色器.它可以同时对来自命令处理器的两条命令进行解析

然后交由PE双核进行处理

这样既可以提高处理器的资源利用率又可以加强处理器的并行执行能力.采用基于FPGA的验证方式

整个双核顶点染色器占用Xilinx V6系列550T型号FPGA芯片硬件资源的7%

最大工作频率能够达到155.411 MHz.

Abstract

In order to improve the graphics processing unit (graphic processing unit

GPU) vertex shader in the efficiency of work designed a dual-core improved programmable vertex shader. It could also resolve two commands from the command processor and then referred to PE dual-core processing

this way you can improve processor utilization can strengthen the parallel processor implementation capacity. Using FPGA-based authentication methods

the entire vertex shader use 7% Xilinx V6 series 550T FPGA chip hardware resources

the maximum operating frequency can reach 155.411 MHz.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种用于极低压boost系统的高效率电荷泵

基于区块链的AI生成内容溯源框架设计研究

超低功耗实时时钟电路的设计

基于多尺度融合与小目标增强的航拍车辆检测算法

V型沟槽SiC中子探测器的蒙特卡洛分析