基于BCH算法的高速缓存纠检错方案研究

王珍珍; 杨志涛; 王晶; 张伟功

Chinese

您当前的位置：

首页 >

文章列表页 >

基于BCH算法的高速缓存纠检错方案研究

更新时间：2026-09-04

- 基于BCH算法的高速缓存纠检错方案研究
- Research of Cache Error Detection and Correction Based on BCH Algorithm
- 微电子学与计算机 2016年33卷第11期页码：124-128
- 作者机构：
  
  1. 首都师范大学机构信息工程学院,北京,102248
  2. 唐山现代工控技术有限公司,河北,唐山,063000
  3. 北京成像技术高精尖创新中心,北京,100048
  4. 电子系统可靠性技术北京市重点实验室机构,北京,100048
- 作者简介：
- 基金信息：
  
  国家自然科学基金项目 61472260国家自然科学基金项目 61402302国家自然科学基金项目 61502321北京市属高等学校创新团队建设与教师职业发展计划项目 IDHT20150507
- DOI：
  中图分类号：
- 纸质出版：2016
- 稿件说明：
移动端阅览
王珍珍, 杨志涛, 王晶, 张伟功. 基于BCH算法的高速缓存纠检错方案研究[J]. 微电子学与计算机, 2016, 33(11): 124-128.

WANG Zhen-zhen, YANG Zhi-tao, WANG Jing, et al. Research of Cache Error Detection and Correction Based on BCH Algorithm[J]. 2016, 33(11): 124-128.
王珍珍, 杨志涛, 王晶, 张伟功. 基于BCH算法的高速缓存纠检错方案研究[J]. 微电子学与计算机, 2016, 33(11): 124-128. DOI：

WANG Zhen-zhen, YANG Zhi-tao, WANG Jing, et al. Research of Cache Error Detection and Correction Based on BCH Algorithm[J]. 2016, 33(11): 124-128. DOI：

摘要

针对抗辐射微处理器的容错需求

特别是在高速缓存中由单粒子效应造成的多位翻转故障

设计了一种高速缓存纠检错方案

以LEON2处理器为研究平台

分别对指令Cache和数据Cache的标记存储器和数据存储器设计并行的BCH编码器和译码器

实现多达4位错误的检测.针对检测到的多位错误

利用存储层次特征

实现对故障的有效规避.以LEON2处理器为研究平台的仿真结果证明

该方案能够有效应对高速缓存中单粒子效应所引发的多位错误

并且方案的资源开销和性能开销都比较小

为未来纳米级微处理器的容错设计提供了支撑.

Abstract

A solution of cache error detection and correction based on LEON2 processor was brought forward in this paper

to meet the fault tolerance requirements of radiation hardened microprocessor

especially for Multi-Bit Upset caused by single event effect in cache. Rather

parallel BCH (Bose-Chaudhuri-Hocquenghem) encoder and decoder were designed for tag memory and data memory of instruction cache and data cache

which could achieve error detection up to four bits. Also it could handle the faults effectively after checking out them. Experimental results based on LEON2 showed that this design could efficiently handle multi-bit error due to single event effect in cache

and its resource and performance overhead was acceptable

thus it would support for fault tolerance design of the future nanoscale microprocessor.

关键词

Keywords

references

辛明瑞. 面向空间应用的容错RISC处理器体系结构研究[D]. 西安: 西北工业大学, 2006: 60-95.

Radaelli D, Puchner H, Skip Wong, et al. Investigation of multi-bit upsets in a 150 nm technology SRAM device[J]. IEEE Transactions on Nuclear Science, 2005, 52(6): 2433-2437. DOI: 2433

Baumann R C. Soft Errors in advanced semiconductor devices- Part 1: The three radiation source[J]. IEEE Transactions on Device and Materials Reliability, 2001, 1(1): 17-22. DOI: 17

Alaa R Alameldeen, Ilya Wagner, Zeshan Chishti, et al. Energy-Efficient Cache Design Using Variable-Strength Error-Correcting Codes[C]//proceedings of the 38th annual international symposium on Computor architecture. New York, NY, USA: 2011: 461-472.

王新梅, 肖国镇. 纠错码-原理与方法[M]. 西安: 西安电子科技大学出版社, 2001.

赵华, 殷奎喜. (15, 7)BCH码编译码器的VHDL设计[J]. 现代电子技术, 2004, 27(20): 100-101. DOI: 100

蔺晓龙, 何文涛, 徐建华, 等. 多模GNSS接收机中BCH(15, 11, 1)并行解码算法[J]. 微电子学与计算机, 2014, 31(2): 50-53. DOI: 50

郭鹏, 房亮, 于沛玲. BCH编译码器在NAND Flash控制器中的应用研究[J]. 计算机技术与发展, 2014, 24(1): 179-183. DOI: 179

孔挺, 宫芳, 方扬扬. 基于查找表的BCH码快速译码算法[J]. 哈尔滨商业大学学报, 2011, 27(6): 819-823. DOI: 819

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于多尺度融合与小目标增强的航拍车辆检测算法

基于改进RT-DETR的航拍小目标检测算法

超低功耗实时时钟电路的设计

V型沟槽SiC中子探测器的蒙特卡洛分析