非易失性突触存储阵列及神经元电路的设计

叶勇; 亢勇; 景蔚亮; 杜源; 宋志棠; 陈邦明

Chinese

您当前的位置：

首页 >

文章列表页 >

非易失性突触存储阵列及神经元电路的设计

更新时间：2026-09-04

- 非易失性突触存储阵列及神经元电路的设计
- Design of Non-Volatile Synapse Array and Neuron Circuits
- 微电子学与计算机 2017年34卷第11期页码：1-5
- 作者机构：
  
  1. 中国科学院上海微系统与信息技术研究所, 信息功能材料国家重点实验室机构,上海,200050
  2. 上海新储集成电路有限公司,上海,200122
- 作者简介：
- 基金信息：
  
  国家自然科学基金 61076121国家自然科学基金 61176122国家自然科学基金 61106001国家自然科学基金 61261160500国家自然科学基金 61376006中国科学院战略性先导科技专项 XDA09020402国家重点基础研究发展计划 2013CBA01904国家重点基础研究发展计划 2013CBA01900国家重点基础研究发展计划 2010CB934300国家重点基础研究发展计划 2011CBA00607国家重点基础研究发展计划 2011CB932804国家集成电路重大专项 2009ZX02023-003
- DOI：
  中图分类号：
- 纸质出版：2017
- 稿件说明：
移动端阅览
叶勇, 亢勇, 景蔚亮, 杜源, 宋志棠, 陈邦明. 非易失性突触存储阵列及神经元电路的设计[J]. 微电子学与计算机, 2017, 34(11): 1-5.

YE Yong, KANG Yong, JING Wei-liang, et al. Design of Non-Volatile Synapse Array and Neuron Circuits[J]. 2017, 34(11): 1-5.
叶勇, 亢勇, 景蔚亮, 杜源, 宋志棠, 陈邦明. 非易失性突触存储阵列及神经元电路的设计[J]. 微电子学与计算机, 2017, 34(11): 1-5. DOI：

YE Yong, KANG Yong, JING Wei-liang, et al. Design of Non-Volatile Synapse Array and Neuron Circuits[J]. 2017, 34(11): 1-5. DOI：

摘要

传统的神经形态芯片一般采用SRAM阵列来存储突触权重

掉电后数据会丢失

且只能通过单一地址译码进行存取

不利于突触权重的更新.为此

本文基于40 nm先进工艺并结合嵌入式相变存储器设计了一种非易失性突触存储阵列及神经元电路

为神经元的突触权重存储和更新提供了一种有效、高速和低功耗的解决方案.

Abstract

Traditional neuromorphic chips generally use SRAM array to store the synaptic weights

which would lose data once power down. And the SRAM array can only be accessed through a single address decoding

which is not suitable for synaptic weights update. In this paper

a non-volatile synapse array and neuronal circuits based on 40 nm process combining with embedded phase change memory (ePCM) are proposed. This work would provide an effective

high-speed and low-power solution to store and update the neuron synaptic weights.

关键词

Keywords

references

Dan Y, Poo M M. Spike timing-dependent plasticity: from synapse to perception[J]. Physiol. Rev., 2006, 86(3): 1033-1048. DOI: 1033

Mead C. Analog VLSI and neural systems[M]. Boston, MA, US, Addison-Wesley, 1989: 257-278.

Chu M, Kim B, Park S, et al, Neuromorphic hardware system for visual pattern recognition with memristor array and CMOS neuron[J]. Transactions on Industrial Electronics, 2015, 62(4): 2410-2419. DOI: 2410

Wang Y, Cai D, Chen Y, et al. Optimizing set performance for phase change memory with dual pulses set method[J]. ECS Solid State Letters, 2015, 4(7): 32-35. DOI: 32

Haykin S. Neural networks: a comprehensive foundation[M]. 3rd ed. US, Englewood Cliffs, NJ, Prentice-Hall, Inc., 2007.

Merolla P A, Arthur J V, Alvarez-icaza R, et al. A million spiking-neuron integrated circuit with a scalable communication network and interface[J]. Science, 2014, 345(6197): 668-673. DOI: 668

Song Z, Zhan Y P, Cai D, et al. A phase change memory chip based on tisbte alloy in 40 nm standard CMOS technology[J]. Nano-Micro Lett, 2015, 7(2): 172-176. DOI: 172

Indiveri G, Etienne-cummings R, Schemmel J, et al. Neuromorphic silicon neuron circuits[J]. Frontiers in Neuroscience, 2011, 5(5): 1-23. DOI: 1

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

注意力机制与改进密集卷积引导的信息隐藏模型

基于多尺度融合与小目标增强的航拍车辆检测算法

基于反向体偏置的高增益稳定性高温运放设计

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

面向处理器分支预测单元的Spectre攻击轻量化防御方法