基于45 nm SOI CMOS工艺的10 bit、125 MS/s过零检测Pipeline-SAR ADC设计

张凯娜; 严鹏程; 宋焱; 谢毅; 郭卓奇; 耿莉

Chinese

您当前的位置：

首页 >

文章列表页 >

基于45 nm SOI CMOS工艺的10 bit、125 MS/s过零检测Pipeline-SAR ADC设计

更新时间：2026-09-04

- 基于45 nm SOI CMOS工艺的10 bit、125 MS/s过零检测Pipeline-SAR ADC设计
- A 10 bit 125 MS/s Zero Crossing Detection Pipeline-SAR ADC Based on 45 nm SOI CMOS Technology
- 微电子学与计算机 2017年34卷第11期页码：6-10
- 作者机构：
  
  西安交通大学微电子学院,陕西,西安,710049
- 作者简介：
- 基金信息：
  
  国家自然科学基金 61271089陕西省科技统筹创新工程计划 2016KTCQ01-11陕西省重点科技创新团队 2013KCT-03
- DOI：
  中图分类号：
- 纸质出版：2017
- 稿件说明：
移动端阅览
张凯娜, 严鹏程, 宋焱, 谢毅, 郭卓奇, 耿莉. 基于45 nm SOI CMOS工艺的10 bit、125 MS/s过零检测Pipeline-SAR ADC设计[J]. 微电子学与计算机, 2017, 34(11): 6-10.

ZHANG Kai-na, YAN Peng-cheng, SONG Yan, et al. A 10 bit 125 MS/s Zero Crossing Detection Pipeline-SAR ADC Based on 45 nm SOI CMOS Technology[J]. 2017, 34(11): 6-10.
张凯娜, 严鹏程, 宋焱, 谢毅, 郭卓奇, 耿莉. 基于45 nm SOI CMOS工艺的10 bit、125 MS/s过零检测Pipeline-SAR ADC设计[J]. 微电子学与计算机, 2017, 34(11): 6-10. DOI：

ZHANG Kai-na, YAN Peng-cheng, SONG Yan, et al. A 10 bit 125 MS/s Zero Crossing Detection Pipeline-SAR ADC Based on 45 nm SOI CMOS Technology[J]. 2017, 34(11): 6-10. DOI：

摘要

基于45 nm SOI CMOS工艺

设计了一款两级流水线级联型逐次逼近ADC(Pipeline-SAR ADC).摒弃了传统流水线结构中大功耗级间运算放大器

采用过零比较器和受控电流源完成级间余量放大功能

极大地减小了ADC的功耗.分析了子ADC中比较器失调对ADC精度的影响

提出了一种具有失调校准的动态比较器

满足了高精度、高速度的要求.此外

在设计逐次逼近结构时

采用共模切换、上极板采样和全定制控制逻辑等技术进一步降低了系统功耗.仿真结果显示

ADC在125 MS/s、奈圭斯特输入频率下

实现了60.46 dB的信噪失真比和77.33 dB的无杂散动态范围

有效位数为9.75 bit

系统总功耗只有1 mW.ADC的FoM值仅为9.29 fJ/step

较其他工作有很大的提升.

Abstract

A two-stage pipeline-SAR ADC is designed in this paper based on 45nm SOI CMOS technology. A zero crossing comparator and controlled current source are used to replace the power-hungry OTA to achieve residual amplification

which reduces the power consumption of ADC greatly. The impact of comparator offset on ADC resolution is analyzed

and a dynamic comparator with calibration is proposed to meet the requirement of high resolution and high speed. Besides

in the design of successive approximation structure

the power is further reduced by adopting common-mode switching

top-plate sampling and full custom control logic. Simulation results show that the signal to noise distortion ratio

spurious free dynamic range and effective number of designed ADC are 60.46 dB

77.33 dB and 9.75 bit

respectively

at 125 MS/s with Nyquist input frequency. The ADC consumes only 1mW and obtains a much smaller figure-of-merit of 9.29fJ/step comparing with other state of arts.

关键词

Keywords

references

Torres F S. Pipelined SAR with comparator-based switch-capacitor residue amplification[C]// IEEE, Latin American Symposium on Circuits % Systems. [s. l], 2016.

严鹏程. 基于过零检测电路的低功耗Pipelined SAR模数转换器设计[D]. 西安: 西安交通大学, 2015.

Kuppambatti J, Kinget P R. Current reference pre-charging techniques for low-power zero-crossing pipeline-SAR ADCs[J]. IEEE Journal of Solid-State Circuits, 2014, 49(3): 683-694. DOI: 683

Lee C C, Flynn M P. A SAR-assisted two-stage pipeline ADC[J]. IEEE Journal of Solid-State Circuits, 2011, 46(4): 859-869. DOI: 859

Yan P, Song Y, Ran P, et al. 10b 25MS/s pipelined SAR ADC with dual-phase zero-crossing detector[J]. Electron Device Letters IEEE, 2008, 29(5): 528-528. DOI: 528

Harpe P, Cantatore E, Roermund A V. An oversampled 12/14b SAR ADC with noise reduction and linearity enhancements achieving up to 79.1dB SNDR[C]// IEEE International Solid-State Circuits Conference. San Francisco, California, USA, IEEE, 2014: 194-195.

Liu C C, Chang S J, Huang G Y, et al. A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure[J]. IEEE Journal of Solid-State Circuits, 2010, 45(4): 731-740. DOI: 731

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种低功耗倍频延迟锁相环设计

低功耗高精度基准源研究综述

一种新型跟踪式逐次逼近模数转换器

一种改进运放共享结构的11位流水线ADC设计

一种基于相对延时比模型的全数字时钟电路产生器