一种使用时间斜移整形技术的Δ时间数字转换器

韩威力; 林福江

Chinese

您当前的位置：

首页 >

文章列表页 >

一种使用时间斜移整形技术的Δ时间数字转换器

更新时间：2026-09-04

- 一种使用时间斜移整形技术的Δ时间数字转换器
- A Gated Ring Oscillator Based Δ
- 微电子学与计算机 2017年34卷第11期页码：43-47
- 作者机构：
  
  中国科学技术大学电子科学与技术系,安徽,合肥,230027
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2017
- 稿件说明：
移动端阅览
韩威力, 林福江. 一种使用时间斜移整形技术的Δ时间数字转换器[J]. 微电子学与计算机, 2017, 34(11): 43-47.

HAN Wei-li, LIN Fu-jiang. A Gated Ring Oscillator Based Δ[J]. 2017, 34(11): 43-47.
韩威力, 林福江. 一种使用时间斜移整形技术的Δ时间数字转换器[J]. 微电子学与计算机, 2017, 34(11): 43-47. DOI：

HAN Wei-li, LIN Fu-jiang. A Gated Ring Oscillator Based Δ[J]. 2017, 34(11): 43-47. DOI：

摘要

本文提出了一种使用门控环形振荡器及时间斜移整形技术的2-0级联结构的Δ型TDC.该TDC使用了一个环形DTC和基于时间寄存器的时域加法器

DTC通过与GRO-TDC共享量化器从而无需校准并且降低了功耗.通过将GRO量化器的输出分割为MSB和LSB部分

环形DTC的精度要求被进一步降低.利用该时间斜移整形技术

GRO的时间斜移误差被一阶整形

同时死区效应被解决.与此同时

实现了量化噪声的二阶整形.该项技术易于在宽带和低功耗方面得到应用.

Abstract

A 2-0 cascade gated-ring-oscillator (GRO) based Δ time-to-digital converter (TDC) using time-skew shaping technique is presented in this paper. The proposed TDC includes a ring digital-to-time converter (Ring-DTC) and a time-register (TR) based time-domain adder. By sharing the intrinsic gated-ring quantizer of GRO-TDC

the Ring-DTC has performed no additional matching requirement

calibration free and low power consumption. By dividing the outputs of the GRO quantizer into an MSB segment and an LSB segment

the resolution requirement of Ring-DTC is further released. With the proposed time skew shaping technique

the time-skew of GRO is 1 order shaped

and the dead-zone effect is solved. At the same time

2 order quantization noise shaping is achieved. This technique is simple to implement and well suited for low-power and wide-band applications.

关键词

Keywords

references

Hsu C M, Straayer M Z, Perrott M H. A low-noise wide-bw 3.6-ghz digital delta sigma fractional-n frequency synthesizer with a noise-shaping time-to-digital converter and quantization noise cancellation [J]. Ieee Journal of Solid-State Circuits, 2008, 43(12): 2776-2786. DOI: 2776

Straayer M Z, Perrott M H. A multi-path gated ring oscillator tdc with first-order noise shaping [J]. Ieee Journal of Solid-State Circuits, 2009, 44(4): 1089-1098. DOI: 1089

Yu W, Kim K, CHO S. A 0.22 ps(rms) Integrated Noise 15 MHz bandwidth fourth-order delta sigma time-to-digital converter using time-domain error-feedback filter [J]. Ieee Journal of Solid-State Circuits, 2015, 50(5): 1251-1262. DOI: 1251

Konishi T, Okuno K, Izumi S, et al. A second-order all-digital tdc with low-jitter frequency shift oscillators and dynamic flipflops [J]. Ieice T Electron, 2013, E96c(4): 546-552. DOI: 546

Lee C C, Alpman E, Weaver S, et al. A 66dB SNDR 15MHz BW SAR assisted ΔΣ ADC in 22nm tri-gate CMOS [C]//proceedings of the VLSI Circuits (VLSIC), 2013 Symposium on. Kyoto, Japan, IEEE, 2013.

Yu W, Kim K, Cho S. A 148fS(rms) integrated noise 4 MHz bandwidth second-order delta sigma time-to-digital converter with gated switched-ring oscillator [J]. Ieee T Circuits-I, 2014, 61(8): 2281-2289. DOI: 2281

谢润, 刁盛锡, 林福江. 一种使用增益校准技术的ΔΣ时间数字转换器[J]. 微电子学与计算机, 2016, 33(11): 137-141. DOI: 137

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

Σ-Δ调制器的非理想特性建模与验证

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于区块链的AI生成内容溯源框架设计研究

面向处理器分支预测单元的Spectre攻击轻量化防御方法

大模型发展综述：从BERT到Deepseek的技术演进