可重构视频阵列处理器中全局控制器的设计与实现

Chinese

您当前的位置：

首页 >

文章列表页 >

可重构视频阵列处理器中全局控制器的设计与实现

更新时间：2026-09-04

- 可重构视频阵列处理器中全局控制器的设计与实现
- The Design and Implementation of Global Controller in Reconfigurable Video Array Processor
- 微电子学与计算机 2017年34卷第11期页码：75-79
- 作者机构：
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2017
- 稿件说明：
移动端阅览
可重构视频阵列处理器中全局控制器的设计与实现[J]. 微电子学与计算机, 2017, 34(11): 75-79.

The Design and Implementation of Global Controller in Reconfigurable Video Array Processor[J]. 2017, 34(11): 75-79.
可重构视频阵列处理器中全局控制器的设计与实现[J]. 微电子学与计算机, 2017, 34(11): 75-79. DOI：

The Design and Implementation of Global Controller in Reconfigurable Video Array Processor[J]. 2017, 34(11): 75-79. DOI：

摘要

提出了一种基于可重构阵列处理器的视频编解码方案

重点描述面向算法切换与资源调整的全局控制器设计方法

通过层次化编程网络将阵列处理器与主机接口相连

从而实现对视频阵列处理器计算资源的控制与管理.实验结果表明

该全局控制器支持多种模式的指令加载以及计算数据的反馈

在现场可编程门阵列(Field Programmable Gate Array

FPGA)上最高工作频率可达539.96 MHz

相较于同类型阵列结构

全局控制器的执行周期降低了50%.

Abstract

A video codec scheme based on reconfigurable array processor has been proposed. The design method of global controller for algorithms switching and resources adjustment is mainly described. In this design

array processors and host interface has been connected through hierarchical programming network to realize the control and management of computed resources for the video array processors. The experimental results shows that this global controller support various of modes to load instructions and feedback the calculated data. The maximum operating frequency in the field programmable gate array (FPGA) can up to 539.96MHz and compared with the same type array structure

the execution cycle of global controller is reduced by 50%.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

大模型发展综述：从BERT到Deepseek的技术演进

一种用于极低压boost系统的高效率电荷泵

面向处理器分支预测单元的Spectre攻击轻量化防御方法

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于区块链的AI生成内容溯源框架设计研究