可重构视频阵列处理器簇内存储结构设计与实现

郭佳乐; 蒋林; 山蕊; 崔朋飞; 武鑫

Chinese

您当前的位置：

首页 >

文章列表页 >

可重构视频阵列处理器簇内存储结构设计与实现

更新时间：2026-09-04

- 可重构视频阵列处理器簇内存储结构设计与实现
- Design of Cluster Memory Structure for Reconfigurable Cideo Array Processor
- 微电子学与计算机 2017年34卷第9期页码：116-120
- 作者机构：
  
  西安邮电大学机构电子工程学院,陕西,西安,710121
- 作者简介：
- 基金信息：
  
  国家自然科学基金资助项目 61272120国家自然科学基金资助项目 61634004国家自然科学基金资助项目 61602377陕西省自然科学基金资助项目 2015JM6326陕西省科技统筹创新工程项目 2016KTZDGY02-04-02
- DOI：
  中图分类号：
- 纸质出版：2017
- 稿件说明：
移动端阅览
郭佳乐, 蒋林, 山蕊, 崔朋飞, 武鑫. 可重构视频阵列处理器簇内存储结构设计与实现[J]. 微电子学与计算机, 2017, 34(9): 116-120, 125.

GUO Jia-le, JIANG Lin, SHAN Rui, et al. Design of Cluster Memory Structure for Reconfigurable Cideo Array Processor[J]. 2017, 34(9): 116-120.
郭佳乐, 蒋林, 山蕊, 崔朋飞, 武鑫. 可重构视频阵列处理器簇内存储结构设计与实现[J]. 微电子学与计算机, 2017, 34(9): 116-120, 125. DOI：

GUO Jia-le, JIANG Lin, SHAN Rui, et al. Design of Cluster Memory Structure for Reconfigurable Cideo Array Processor[J]. 2017, 34(9): 116-120. DOI：

摘要

提出了一种簇内高效并行访问存储结构.该结构采用"逻辑共享、物理分布"多个存储块并行存储的方法

实现了4×4视频阵列处理器的并行访问.实验结果表明

在无冲突情况下

该结构支持16个轻核处理元的同时读/写操作

最高频率200 MHz

访存峰值带宽6.25 GB/s.最后对8×8二维离散余弦变换算法进行映射实现和性能比较发现

簇内存储结构能够为该算法提供312.2Msamples/s的数据访存带宽

相较于同类型阵列结构

执行周期数降低了31.67%

工作频率提高了一倍

访存带宽增加了192.60%.

Abstract

A high efficient and parallel access memory structure is proposed. The architecture adopts the method of "logical sharing

physical distribution" and parallel storage of multiple memory blocks

which realizes the parallel access of 4×4 video array processors. The experimental results show that the proposed architecture can support simultaneous read/write operations of 16 light nuclear processing elements

the highest frequency is 200 MHz

access to the peak bandwidth of 6.25 GB/s. Finally

the 8×8 two-dimensional discrete cosine transform algorithm is mapped and compared. It is found that the cluster memory structure can provide data storage bandwidth of 312.2 Msamples/s. Compared with the same type of array structure

the number of execution cycles decreased 31.67%

frequency doubled

memory bandwidth is increased by 192.60%.

关键词

Keywords

references

王浩. 基于视频压缩算法的硬件模板设计和可重构阵列架构研究[D]. 上海: 上海交通大学, 2011.

Paul A, Khan M H, Rahman M M, et al. Reconfigurable parallel architecture of high speed round robin arbiter[C]//Electrical, Electronics, Signals, Communication and Optimization (EESCO), 2015 International Conference on. IEEE, 2015: 1-5.

Wulf W A, Mckee S A. Hitting the memory wall: implications of the obvious[J]. Acm Sigarch Computer Architecture News, 1995, 23(1): 20-24. DOI: 20

Fan D, Zhang H, Wang D, et al. Godson-T: An efficient many-core processor exploring thread-level parallelism[J]. Micro IEEE, 2012, 32(2): 38-47. DOI: 38

Kahle J A, Day M N, Hofstee H P, et al. Introduction to the cell multiprocessor[J]. Ibm Journal of Research % Development, 2005, 49(45): 589-604. DOI: 589

孙璐, 沈绪榜. FPGA阵列芯片的自然统一研究[J]. 微电子学与计算机, 2013, 30(1): 1-4. DOI: 1

吕青, 蒋林, 邓军勇, 等. 面向对数与指数函数的可重构阵列结构[J]. 微电子学与计算机, 2016, 33(10): 28-31. DOI: 28

Berezecki M, Frachtenberg E, Paleczny M, et al. Power and performance evaluation of Memcached on the TILEPro64 architecture[J]. Sustainable Computing Informatics % Systems, 2012, 2(2): 81-90. DOI: 81

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于改进RT-DETR的航拍小目标检测算法

大模型发展综述：从BERT到Deepseek的技术演进

基于反向体偏置的高增益稳定性高温运放设计

面向处理器分支预测单元的Spectre攻击轻量化防御方法

一种基于特征上下文理解与切片分析的肺结核检测算法