基于超长指令字的顶点染色处理器设计

徐起超; 杜慧敏; 刘青楠

Chinese

您当前的位置：

首页 >

文章列表页 >

基于超长指令字的顶点染色处理器设计

更新时间：2026-09-04

- 基于超长指令字的顶点染色处理器设计
- Vertex Shader Processor Design Based on Very Long Instruction Word
- 微电子学与计算机 2018年35卷第10期页码：13-18
- 作者机构：
  
  西安邮电大学机构电子工程学院,陕西,西安,710121
- 作者简介：
- 基金信息：
  
  国家自然科学基金 61136002陕西省重点研发计划项目 2017ZDXM-GY-005
- DOI：
  中图分类号：
- 纸质出版：2018
- 稿件说明：
移动端阅览
徐起超, 杜慧敏, 刘青楠. 基于超长指令字的顶点染色处理器设计[J]. 微电子学与计算机, 2018, 35(10): 13-18.

XU Qi-chao, DU Hui-min, LIU Qing-nan. Vertex Shader Processor Design Based on Very Long Instruction Word[J]. 2018, 35(10): 13-18.
徐起超, 杜慧敏, 刘青楠. 基于超长指令字的顶点染色处理器设计[J]. 微电子学与计算机, 2018, 35(10): 13-18. DOI：

XU Qi-chao, DU Hui-min, LIU Qing-nan. Vertex Shader Processor Design Based on Very Long Instruction Word[J]. 2018, 35(10): 13-18. DOI：

摘要

为了提高嵌入式图形处理器GPU(Graphic Process Unit)中顶点染色处理器

设计了一款超长指令字格式的可编程顶点染色处理器

采用六级流水线实现

每条指令在同一个周期最多执行7种操作

软硬件协同设计

降低了功耗.采用基于FPGA的验证方式

可编程顶点染色处理器在Xilinx Virtex-7 FPGAs V2000T上最大工作频率达到50 MHz

顶点的处理速度达到0.16 M/s

处理一个顶点平均44个周期

在Synopsys公司Design Compiler工具130 μm工艺综合下

主频150 MHz

功耗约为177.742 8 mW.

Abstract

In order to improve the vertex shader processor in the Graphic Process Unit (GPU)

a programmable vertex shader processor with a very long instruction word format is designed and implemented in a six-stage pipeline. Each instruction has a maximum of one cycle Implementation of seven kinds of operations

hardware and software co-design

reducing power consumption. Using FPGA-based verification

the programmable vertex shader processor achieves a maximum operating frequency of 50 MHz on the Xilinx Virtex-7 FPGAs V2000T

a vertex processing speed of 0.16 M/s

and an average of 44 cycles for a vertex. At Synopsys Design Compiler tools 130 μm process synthesis

clocked at 150 MHz

power consumption is about 177.7428 mW.

关键词

Keywords

references

Edward Angel.交互式计算机图形学-基于OpenGL的自顶向下方法[M].四版.北京:清华大学出版社, 2007.

Dan Ginsburg, Budirijanto Purnomo. OpenGL ES 3.0编程指南[M].北京:机械工业出版社, 2015.

Chang Y, Wei J, Guo W, et al. Full length article: a high performance, area efficient tta-like vertex shader architecture with optimized floating point arithmetic unit for embedded graphics applications[J]. Microprocessors % Microsystems, 2013, 37(6/7):725-738. DOI: 725

Lee Y, Avizienis R, Bishara A, et al. Exploring the tradeoffs between programmability and efficiency in data-parallel accelerators[J]. Acm Sigarch Computer Architecture News, 2011, 39(3):129-140. DOI: 129

Joho L Hennessy, DavidA Patterson, 亨尼西, 等.计算机体系结构:量化研究方法[M].北京:机械工业出版社, 2012.

胡伟武.计算机体系结构[M].北京:清华大学出版社, 2011.

Woo J H, Sohn J H, Kim H, et al. A 195 mW, 9.1 MVertices/s fully programmable 3 D graphics processor for low power mobile devices[J]. IEEE Journal of Solid-State Circuits, 2007, 43(11):2370-2380. DOI: 2370

申智波, 陈杰, 刘建, 等.适用于嵌入式应用的多线程顶点处理器设计[J].微电子学与计算机, 2012, 29(7):76-80. DOI: 76

Kim K S, Lee Y S, Choi S B. Multi-port register file design and implementation for the simd programmable shader[C]// IT Convergence and Security 2012. Springer Netherlands, 2013: 267-272.

杜慧敏, 李萌.面向顶点染色算法的专用指令集优化处理器[J].西安邮电大学学报, 2014, 19(2):60-66. DOI: 60

韩俊刚, 蒋林, 杜慧敏, 等.一种图形加速器和着色器的体系结构[J].计算机辅助设计与图形学学报, 2010, 22(3):363-372. DOI: 363

CH Yu, Chung K, Kim D, et al. A 186Mvertices/s 161mW floating-point vertex processor for mobile graphics systems[C]// 2007 IEEE Custom Integrated Circuits Conference (CICC 07). San Jose, 2007: 579-582.

CH Yu, Chung K, Kim D, et al. An energy-eficient mobile vertex processor with multithread expanded vliw architecture and vertex caches[J]. IEEE Journal of Solid State Circuits, 2007(42):2257-2269. DOI: 2257

李涛, 肖灵芝.面向图形和图像处理的轻核阵列机结构[J].西安邮电学院学报, 2012, 17(3):41-47. DOI: 41

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

大模型发展综述：从BERT到Deepseek的技术演进

一种基于特征上下文理解与切片分析的肺结核检测算法

基于监控指标关联性的微服务异常检测

一种用于极低压boost系统的高效率电荷泵

低功耗设计的双链电源关断策略的实现与验证