一种用于电能计量芯片的高精度低功耗Σ-ΔADC调制器的分析与设计

单来成; 乌力吉; 张向民; 吴行军

Chinese

您当前的位置：

首页 >

文章列表页 >

一种用于电能计量芯片的高精度低功耗Σ-ΔADC调制器的分析与设计

更新时间：2026-09-04

- 一种用于电能计量芯片的高精度低功耗Σ-ΔADC调制器的分析与设计
- Analysis and Design of Low Power Σ-ΔADC Modulator Used in Electrical Measurement Chip
- 微电子学与计算机 2018年35卷第7期页码：45-49
- 作者机构：
  
  清华大学微电子学研究所,北京,100084
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2018
- 稿件说明：
移动端阅览
单来成, 乌力吉, 张向民, 吴行军. 一种用于电能计量芯片的高精度低功耗Σ-ΔADC调制器的分析与设计[J]. 微电子学与计算机, 2018, 35(7): 45-49.

SHAN Lai-cheng, WU Li-ji, ZHANG Xiang-min, et al. Analysis and Design of Low Power Σ-ΔADC Modulator Used in Electrical Measurement Chip[J]. 2018, 35(7): 45-49.
单来成, 乌力吉, 张向民, 吴行军. 一种用于电能计量芯片的高精度低功耗Σ-ΔADC调制器的分析与设计[J]. 微电子学与计算机, 2018, 35(7): 45-49. DOI：

SHAN Lai-cheng, WU Li-ji, ZHANG Xiang-min, et al. Analysis and Design of Low Power Σ-ΔADC Modulator Used in Electrical Measurement Chip[J]. 2018, 35(7): 45-49. DOI：

摘要

本文提出了一种低功耗、低温漂的四阶Σ-ΔADC调制器的结构设计

并在HHGRACE 0.35 μm CZ6H工艺下进行了设计和优化

经过不同工艺角和温度点下仿真验证

采样频率为512 kHz

带隙基准电压的温度系数为25 ppm/℃

四阶Σ-ΔADC调制器功耗为550 μA左右.芯片流片后在测试电路板上进行了各种功能性能测试

与仿真结果一致.

Abstract

This paper presents a low power

low temperature drift fourth order Σ-ΔADC modulator design. The proposed low power Σ-ΔADC modulator is designed on HHGRACE 0.35 μm CZ6H technology

and simulated by HSPICE under different process corner and temperature point

system voltage is 5 V

sampling frequency is 512 kHz

the temperature coefficient of bandgap reference voltage is 25 ppm/℃

the power consumption of fourth-order Σ-ΔADC modulator is about 550 μA.The tapeout chips function and performance is tested on the test board

and the simulation results are consistent.

关键词

Keywords

references

Berlin Willy M C Sansen.Analog design essentials[M]. Berlin:Springer, 2006:479-483. DOI: 479

Berlin Libin Yao, Michiel Steyaert, Willy Sansen. Low-power low-voltage sigma-delta modulatorsin nanometer CMOS[M]. Berlin:Springer, 2006:121-128. DOI: 121

Yin G M, Eynde F O, Sansen W.1 A high speed CMOS comparator with 8-b resolution[J]. IEEE J Sol Sta Circ, 1992, 27 (2): 208-211. DOI: 208

Figueiredo P M, Vital J C1 Low kickback noise techniques for CMOS latched comparators[C]// Int SympCirc and Syst. Vancouver, Canada, 2004: 1537-1577.

徐智铖, 电能计量芯片专用ADC的设计[D].西安: 西安科技大学, 2006: 43.

李亮, 臧佳锋, 徐振, 等.高速低功耗钟控比较器的设计[J].半导体技术, 2008, 33 (1) :11-14. DOI: 11

王龙生, 谢亮, 金湘亮.电表计量芯片中sigma-delta ADC的系统级分析[J].太赫兹科学与电子信息学报, 2014, 12 (6) :917-921. DOI: 917

吴笑峰, 高精度sigma_delta ADC的研究与设计[D].西安: 西安科技大学, 2009: 62-63.

吴笑峰, 刘红侠, 石立春, 等.新型高速低功耗CMOS动态比较器的特性分析[J].中南大学学报(自然科学版), 2009, 40(5):1354-1359. DOI: 1354

程剑平, 魏同立.低踢回噪声锁存比较器的分析与设计[J].微电子学, 2005, 35(4):428-432. DOI: 428

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

大模型发展综述：从BERT到Deepseek的技术演进

V型沟槽SiC中子探测器的蒙特卡洛分析

低功耗设计的双链电源关断策略的实现与验证

基于反向体偏置的高增益稳定性高温运放设计