RV32IM处理器乘法电路的设计与实现

张凯; 李涛; 秦晨蕊; 圣飞

Chinese

您当前的位置：

首页 >

文章列表页 >

RV32IM处理器乘法电路的设计与实现

更新时间：2026-09-04

- RV32IM处理器乘法电路的设计与实现
- Design and Implementation of Multiplication Circuit in RV32IM Processor
- 微电子学与计算机 2018年35卷第9期页码：125-128
- 作者机构：
  
  1. 西安邮电大学电子工程学院,陕西,西安,710121
  2. 西安邮电大学机构计算机学院,陕西,西安,710121
- 作者简介：
- 基金信息：
  
  国家自然科学基金 61136002陕西教育厅科研项目 2050205
- DOI：
  中图分类号：
- 纸质出版：2018
- 稿件说明：
移动端阅览
张凯, 李涛, 秦晨蕊, 圣飞. RV32IM处理器乘法电路的设计与实现[J]. 微电子学与计算机, 2018, 35(9): 125-128.

ZHANG Kai, LI Tao, QIN Chen-rui, et al. Design and Implementation of Multiplication Circuit in RV32IM Processor[J]. 2018, 35(9): 125-128.
张凯, 李涛, 秦晨蕊, 圣飞. RV32IM处理器乘法电路的设计与实现[J]. 微电子学与计算机, 2018, 35(9): 125-128. DOI：

ZHANG Kai, LI Tao, QIN Chen-rui, et al. Design and Implementation of Multiplication Circuit in RV32IM Processor[J]. 2018, 35(9): 125-128. DOI：

摘要

为了实现RV32IM处理器中整数乘法的操作

对RISC-V指令集中整数乘法的"M"标准扩展进行实现.设计中对于乘法指令的实现

采用基4的Booth算法和Wallace树型4-2压缩器.将该设计嵌入到RV32IM处理器中

通过仿真和SMIC 65 nm高密度标准单元库进行综合表明:该乘法单元电路功能正确且显著提高了乘法的运算效率

最大工作频率能够达到500 MHz.

Abstract

In order to achieve the integer multiplication operation in the RV32IM processor

The "M" standard extension of the integer multiplication of the RISC-V instruction set is implemented. For achieving the design for multiplication instructions

it uses the Booth algorithm of Base 4 and the Wallace Tree 4-2 Compressor.The design embedded in the RV32IM processor

through the simulation and SMIC 65nm high density standard cell library to show that:The multiplication circuit functions correctly and significantly improved the operation efficiency of the multiplication

the maximum operating frequency can reach 500MHz.

关键词

Keywords

references

Yunsup Lee, Andrew Waterman, Henry Cook, et al. An Agile Approach to Building RISC-V Microp-rocessors[J]. IEEE Micro.2016, 36(2):8-20. DOI: 8

Andrew Waterman, Yunsup Lee, Rimas Avizieni-s, et al. The RISC-V instruction set[J]. 2013 IEEE Hot Chips 25 Symposium.2013:1-1. DOI: 1

Aneesh Raveendran, Vinayak Baramu Patil, David Selvakumar, et al. A RISC-V Instruction Set Processor-Micro-architecture Design and Anal-ysis[C].2016 International Conference on VLSI Systems, Architectures, Technology and Applic-ations.2016: 1-7.

袁寿财, 朱长纯.快速乘法器中高速4-2压缩器的设计(英文)[J].微电子学与计算机.2002, 19(4):53-56. DOI: 53

Yunsup Lee, Andrew Waterman, Henry Cook, et al. An Agile Approach to Building RISC-V Microp-rocessors[J]. IEEE Micro.2016, 36(2):8-20. DOI: 8

石敏, 王耿, 易清明.基于改进的Booth编码和Wallace树的乘法器优化设计[J].计算机应用与软件, 2016, (5):13-16. DOI: 13

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

基于改进RT-DETR的航拍小目标检测算法

基于反向体偏置的高增益稳定性高温运放设计

一种基于特征上下文理解与切片分析的肺结核检测算法

面向处理器分支预测单元的Spectre攻击轻量化防御方法