考虑量子效应的FinFET栅电容物理模型研究

高歌; 殷树娟; 于肇贤

Chinese

您当前的位置：

首页 >

文章列表页 >

考虑量子效应的FinFET栅电容物理模型研究

更新时间：2026-09-04

- 考虑量子效应的FinFET栅电容物理模型研究
- Study on the QM-based modeling of gate capacitance in FinFET
- 微电子学与计算机 2019年36卷第8期页码：30-33
- 作者机构：
  
  北京信息科技大学机构理学院,北京,100192
- 作者简介：
- 基金信息：
  
  国家自然科学基金资助项目 61604014北京市教委科技面上项目 71E1810981
- DOI：
  中图分类号：
- 纸质出版：2019
- 稿件说明：
移动端阅览
高歌, 殷树娟, 于肇贤. 考虑量子效应的FinFET栅电容物理模型研究[J]. 微电子学与计算机, 2019, 36(8): 30-33.

GAO Ge, YIN Shu-juan, YU Zhao-xian. Study on the QM-based modeling of gate capacitance in FinFET[J]. 2019, 36(8): 30-33.
高歌, 殷树娟, 于肇贤. 考虑量子效应的FinFET栅电容物理模型研究[J]. 微电子学与计算机, 2019, 36(8): 30-33. DOI：

GAO Ge, YIN Shu-juan, YU Zhao-xian. Study on the QM-based modeling of gate capacitance in FinFET[J]. 2019, 36(8): 30-33. DOI：

摘要

基于FinFET栅电容结构微观物理特性原理

通过能带结构关系推导了考虑量子效应的栅电容物理模型公式

使用TCAD搭建了FinFET器件结构

通过MATLAB仿真出栅电容随栅电压变化的特性曲线

与理想状态对比得到在反型状态量子效应会使栅电容增大的结论

量子电容成为影响栅电容大小的主导因素

同时分析了不同状态下决定栅电容的因素

仿真了不同拟合参数对特性曲线的影响

为改善晶体管栅电容线性度的研究提供理论依据

提出的栅电容模型对基于FinFET结构的电路设计研究具有了现实意义.

Abstract

The physical model formula of gate capacitance considering quantum effect is derived by the band structure relationship based on the principle of microscopic physical properties of FinFET gate capacitance structure which is constructed by TCAD. And the characteristic curve of gate capacitance with gate voltage is simulated by MATLAB. Compared with the ideal state

the quantum effect in the inverse state will increase the gate capacitance

and the quantum capacitance becomes the dominant factor affecting the gate capacitance. At the same time

the factors determining the gate capacitance under different states are analyzed

and the characteristic curves of different fitting parameters are simulated in order to provide theoretical basis for improving the linearity of transistors gate capacitance. The proposed gate capacitance model has practical significance for circuit design based on FinFET structure.

关键词

Keywords

references

HU C M. New sub-20nm transistors: why and how [C] // IEEE Design Automation Conference. New York, USA, 2011: 460-463.

JIN D, KIM D, KIM T, et al. Quantum capacitance in scaled down Ⅲ-Ⅴ FETs[C]// 2009 IEEE International Electron Devices Meeting (IEDM). Baltimore, MD, USA, 2010.

YADAV C, DUARTE J P, KHANDELWAL S, et al. Capacitance modeling in Ⅲ-Ⅴ FinFETs[J]. IEEE Transactions on Electron Devices, 2015, 62 (11) : 3892-3897. DOI: 3892

DESHPANDE V, DJARA V, CONNOR E O, et al. Advanced 3D Monolithic hybrid CMOS with Sub-50 nm gate inverters featuring replacement metal gate (RMG)-InGaAs nFETs on SiGe-OI Fin pFETs[C]//2015 IEEE International Electron Devices Meeting (IEDM). European. IEEE, 2015 : 881-884.

MUDANAI S, ROY A, KOTLYAR R, et al. Capacitance Compact Model for Ultrathin Low-Electron-Effective-Mass Materials[J]. IEEE Transactions on Electron Devices, 2011, 58 (12) : 4204-4211. DOI: 4204

GANERIWALA M D, YADAV C, MOHAPATRA N R, et al. Modeling of Charge and Quantum Capacitance in Low Effective Mass Ⅲ-Ⅴ FinFETs[J]. IEEE Journal of the Electron Devices Society, 2017, 4 (6) : 396-401. DOI: 396

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于40 nm CMOS工艺的DAC IP核物理与时序建模

基于反向体偏置的高增益稳定性高温运放设计

基于改进RT-DETR的航拍小目标检测算法

基于多尺度融合与小目标增强的航拍车辆检测算法

基于区块链的AI生成内容溯源框架设计研究