一种基于多阶段模拟退火的异构可重构阵列布局算法

行华彧; 景乃锋

Chinese

您当前的位置：

首页 >

文章列表页 >

一种基于多阶段模拟退火的异构可重构阵列布局算法

更新时间：2026-09-04

- 一种基于多阶段模拟退火的异构可重构阵列布局算法
- A placement algorithm for HGRA based on multi-stage simulated anneal
- 微电子学与计算机 2020年37卷第6期页码：1-5
- 作者机构：
  
  上海交通大学电子信息与电气工程学院,上海,200240
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2020
- 稿件说明：
移动端阅览
行华彧, 景乃锋. 一种基于多阶段模拟退火的异构可重构阵列布局算法[J]. 微电子学与计算机, 2020, 37(6): 1-5.

XING Hua-yu, JING Nai-feng. A placement algorithm for HGRA based on multi-stage simulated anneal[J]. 2020, 37(6): 1-5.
行华彧, 景乃锋. 一种基于多阶段模拟退火的异构可重构阵列布局算法[J]. 微电子学与计算机, 2020, 37(6): 1-5. DOI：

XING Hua-yu, JING Nai-feng. A placement algorithm for HGRA based on multi-stage simulated anneal[J]. 2020, 37(6): 1-5. DOI：

摘要

异构可重构阵列是传统粗粒度可重构阵列的扩展，通过多样的异构单元可以实现更加丰富的应用类型.但是由于阵列异构单元在阵列中的位置、资源多种多样，使得传统的模拟退火布局方法在异构结构下会出现布通率下降甚至难以布通的问题.本文通过构建基于图距离的新型代价函数，来解决传统代价函数对异构阵列建模不精确的问题；进而根据不同异构单元的特性，提出分阶段模拟退火的布局方案.与传统方案应用在异构阵列上的结果相比，应用新型代价函数的多阶段模拟退火算法在同等互连资源的条件下可以平均提高29.6%的布通率.

Abstract

The heterogeneous reconfigurable array(HGRA) is a kind of expansion of traditional architecture. Traditional mapping algorithms such as simulated anneal are not suitable for new structure.This paper proposes a new multi-stage simulated anneal placement algorithm

who has a new type of cost function based on graph distance. By using new algorithm

the success rate on HGRA increases by 29.6% on average.

关键词

Keywords

references

NIKTASH A, PARIZI H T, BAGHERZADEH N. Application of a Heterogeneous Reconfigurable Architecture to OFDM Wireless Systems[C]//IEEE International Symposium on Circuits % Systems. New Orleans, USA: IEEE, 2007: 2586-2589.

WAINGOLD E, TAYLOR M, SRIKRISHNA D, et al. Baring it all to software: Raw machines[J]. Computer, 1997, 30(9):86-93. DOI: 86

MEHTA G, PATEL K K, PARDE N, et al. Data-Driven Mapping Using Local Patterns[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2013, 32(11):1668-1681. DOI: 1668

SISTLA A K, PARDE N, PATEL K, et al. Cross-Architectural Study of Custom Reconfigurable Devices Using Crowdsourcing[C]// Parallel and Distributed Processing Symposium Workshops % PhD Forum (IPDPSW), 2013 IEEE 27th International. Cambridge, MA: IEEE, 2013: 222-230.

REAGEN B, ADOLF R, SHAO Y S, et al. MachSuite: Benchmarks for accelerator design and customized architectures[C]// 2014 IEEE International Symposium on Workload Characterization (IISWC). Raleigh, NC: IEEE, 2014: 110-119.

BETZ V, ROSE J. VPR: a new packing, placement and routing tool for FPGA research[C]//International Workshop on Field Programmable Logic and Applications.Berlin, Germany: Springer, 1997: 213-222.

YOON J W, SHRIVASTAVA A, PARK S, et al. A Graph Drawing Based Spatial Mapping Algorithm for Coarse-Grained Reconfigurable Architectures[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2009, 17(11):1565-1578. DOI: 1565

BETZ V, ROSE J, MARQUARDT A. Architecture and CAD for deep-submicron FPGAs[J]. Springer International, 1999, 497: 51-55. DOI: 51

俞磊, 景乃锋, 王琴.一种基于数据流驱动的混合粒度可重构阵列架构[J].微电子学与计算机, 2019, 36(5):19-22. DOI: 19

ASANOVIC K, BODIK R, CATANZARO B C, et al.The Landscape of Parallel Computing Research: A View from Berkeley[J]. Technical Report Uc Berkeley, 2006, eecs-2006-183: 8-10. DOI: 8

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多尺度融合与小目标增强的航拍车辆检测算法

基于监控指标关联性的微服务异常检测

注意力机制与改进密集卷积引导的信息隐藏模型

基于改进RT-DETR的航拍小目标检测算法

基于区块链的AI生成内容溯源框架设计研究