一种2.4GHz多模块集成CMOS射频前端芯片

陈福栈; 甘业兵; 罗彦彬; 叶甜春

Chinese

您当前的位置：

首页 >

文章列表页 >

一种2.4GHz多模块集成CMOS射频前端芯片

更新时间：2026-09-04

- 一种2.4GHz多模块集成CMOS射频前端芯片
- A 2.4GHz multi-module CMOS RF front-end chip
- 微电子学与计算机 2020年37卷第12期页码：27-32
- 作者机构：
  
  1. 中国科学院机构微电子研究所,北京,100029
  2. 中国科学院大学机构,北京,101408
  3. 杭州中科微电子有限公司,浙江,杭州,310053
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2020
- 稿件说明：
移动端阅览
陈福栈, 甘业兵, 罗彦彬, 叶甜春. 一种2.4GHz多模块集成CMOS射频前端芯片[J]. 微电子学与计算机, 2020, 37(12): 27-32.

CHEN Fu-zhan, GAN Ye-bing, LUO Yan-bin, et al. A 2.4GHz multi-module CMOS RF front-end chip[J]. 2020, 37(12): 27-32.
陈福栈, 甘业兵, 罗彦彬, 叶甜春. 一种2.4GHz多模块集成CMOS射频前端芯片[J]. 微电子学与计算机, 2020, 37(12): 27-32. DOI：

CHEN Fu-zhan, GAN Ye-bing, LUO Yan-bin, et al. A 2.4GHz multi-module CMOS RF front-end chip[J]. 2020, 37(12): 27-32. DOI：

摘要

为提升无线通信终端中射频模组的集成度、降低终端的实现成本，基于0.18 μm CMOS工艺设计了一款2.4 GHz射频前端芯片，片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路，PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示，接收模式下，芯片的增益为11.2 dB，输入\输出回波损耗分别为-5.8 dB及-21.1 dB，IIP3为3.9 dBm；发射模式下，芯片增益达26.8 dB，输入\输出回波损耗分别为-21 dB及-14.2 dB，输出1 dB压缩点为23.5 dBm，峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.

Abstract

To improve the integration density of RF front-end modules and reduce the cost of wireless communication terminals

a 2.4GHz RF front-end chip is designed and fabricated based on 0.18um CMOS process. The chip incorporates a power amplifier

a low noise amplifier

a SPST switch

a bandgap circuit and digital control circuit. The impedance matching networks of the PA and the LNA are all implemented on chip. The test results show that in the receiving mode

the chip gain is 11.2dB

the input \ output return loss is -5.8dB and -21.1dB respectively

and the IIP3 is 3.9dbM. In the transmission mode

the chip gain is up to 26.8dB

the input \ output return loss is -21dB and -14.2dB respectively

the output 1dB compression point is 23.5dbm

and the peak PAE is up to 24%. The chip possesses application prospect for 2.4GHz wireless communication systems.

关键词

Keywords

references

JOSEPH A, WOLF R. Integrated silicon RF front-end solutions for mobile communications[C]// IEEE 10th International Conference on ASIC. Shenzhen, China, 2013: 1-4.

JOO T, LEE D-H, HONG S. A fully integrated RF CMOS front-end IC for connectivity applications[J]. IEEE Transactions on Circuits and Systems Ⅱ: Express Briefs, 2016, 63(11): 1024-1028. DOI: 1024

KIM W-S, LI X, ISMAIL M. A 2.4 GHz CMOS low noise amplifier using an inter-stage matching inductor[C]// 42nd Midwest Symposium on Circuits and Systems. Las Cruces, NM, USA, 1999: 1040-1043.

Beijing CHI B Y, YU Z P, SHI B X. Analysis and design of CMOS RF integrated circuits[M]. Beijing: Tsinghua University Press, 2006: 169-180. DOI: 169

CHEN L, LE J L, GAN Y B, et al. A 2.4 GHz CMOS RF front-end circuit[J]. Microelectronics, 2017, 47(5): 609-613. DOI: 609

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种具有高阶补偿结构的低温漂带隙基准

基于45 nm SOI CMOS的56 Gbit/s PAM-4光接收机前端设计

一种CMOS低噪声有源下变频混频器

一种具有工艺补偿的低功耗CMOS参考电流源

基于FPGA和DSP的抗单粒子高清图像采集处理系统设计