基于FPGA与DSP的H.263硬件电路设计

马兴; 李卫民

Chinese

您当前的位置：

首页 >

文章列表页 >

基于FPGA与DSP的H.263硬件电路设计

更新时间：2026-07-10

- 基于FPGA与DSP的H.263硬件电路设计
- 基于FPGA与DSP的H.263硬件电路设计
- 现代传输 2002年第4期页码：57-61
- 作者机构：
  
  重庆邮电学院,重庆,400065
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN402
- 纸质出版：2002
- 稿件说明：
移动端阅览
[1]马兴,李卫民.基于FPGA与DSP的H.263硬件电路设计[J].现代有线传输,2002(04):57-61.

马兴, 李卫民. 基于FPGA与DSP的H.263硬件电路设计[J]. 2002, (4): 57-61.
[1]马兴,李卫民.基于FPGA与DSP的H.263硬件电路设计[J].现代有线传输,2002(04):57-61. DOI：

马兴, 李卫民. 基于FPGA与DSP的H.263硬件电路设计[J]. 2002, (4): 57-61. DOI：

摘要

介绍了以 DSP与 FPGA为核心的 H.2 63的硬件实现电路

电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中

主要采用了 TI公司的图像处理 ASIC、高性能浮点运算数字信号处理器（DSP）tm s3 2 0 c6711

以及 Xlinix公司的 FPGA。其中

FPGA实现 ASIC之间的接口电路

DSP实现图像数据的 H.2 63编解码。

Abstract

介绍了以 DSP与 FPGA为核心的 H.2 63的硬件实现电路

电路功能主要由图像采集、处理、传输、显示等部分组成。在该硬件系统中

主要采用了 TI公司的图像处理 ASIC、高性能浮点运算数字信号处理器（DSP）tm s3 2 0 c6711

以及 Xlinix公司的 FPGA。其中

FPGA实现 ASIC之间的接口电路

DSP实现图像数据的 H.2 63编解码。

关键词

Keywords

references

浏览量

173

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于硬件时间戳的IEEE1588时间同步技术的一种实现方法

运动估计算法的DSP实现研究

基于FPGA的IRIG-B（DC）码解码

H.264/AVC视频编码新技术

H.263中的几种容错编码模式

相关机构

电信科学技术第五研究所

北京邮电大学自动化学院

北京工商大学机械自动化学院北京100876 北京工商大学机械自动化学院

电信科学技术第五研究所

AI问答

地址：北京市丰台区顺八条1号院2号楼北阳晨光大厦2层邮编：100079
联系电话：（010）53879206 Email：tmw@bjxintong.com.cn
技术支持由北京北大方正电子有限公司提供京ICP备09082226号-64 京公网安备11010602201714号
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies

⁰