一种异步FIFO的VHDL实现

王学科; 李兴明

Chinese

您当前的位置：

首页 >

文章列表页 >

一种异步FIFO的VHDL实现

设计与应用 | 更新时间：2026-07-10

- 一种异步FIFO的VHDL实现
- 一种异步FIFO的VHDL实现
- 现代传输 2009年第5期页码：61-64
- 作者机构：
  
  电子科技大学
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN791
- 纸质出版：2009
- 稿件说明：
移动端阅览
[1]王学科,李兴明.一种异步FIFO的VHDL实现[J].现代传输,2009(05):61-64.

王学科, 李兴明. 一种异步FIFO的VHDL实现[J]. 2009, (5): 61-64.
[1]王学科,李兴明.一种异步FIFO的VHDL实现[J].现代传输,2009(05):61-64. DOI：

王学科, 李兴明. 一种异步FIFO的VHDL实现[J]. 2009, (5): 61-64. DOI：

摘要

本文描述了一个异步FIFO的完整VHDL设计过程

并附了主要的程序代码和仿真结果。就异步FIFO设计中的如何同步异步信号、避免产生亚稳态和空满标志如何产生问题结合设计实例进行了详细的描述。

Abstract

This paper describes an asynchronous FIFO.The principal RTL code and simulation results are attached after discuss.This paper described how to synchronize asynchronous signals to avoid Metastable state

and how to generate the full and empty signs.

关键词

Keywords

references

浏览量

291

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

3GPP系列工作组会议在辽宁大连成功举办

浅析光缆护层印字耐磨性研究

边缘粘结型光纤带光缆的结构优化与技术创新研究

面向数据中心网络的轻量级时间同步协议设计与实现

欢迎订阅2026年《现代传输》杂志

相关机构

暂无数据

AI问答

地址：北京市丰台区顺八条1号院2号楼北阳晨光大厦2层邮编：100079
联系电话：（010）53879206 Email：tmw@bjxintong.com.cn
技术支持由北京北大方正电子有限公司提供京ICP备09082226号-64 京公网安备11010602201714号
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies

⁰