Chinese
您当前的位置：
首页 >
文章列表页 >
基于SystemVerilog的浮点数约束生成器的研究与实现
雷达系统与技术 | 更新时间：2026-07-27

    • 基于SystemVerilog的浮点数约束生成器的研究与实现

    • A Study and Implementation of a Floating-point Constraint Generator Based on SystemVerilog

    • 现代雷达   2023年45卷第7期 页码：75-82

    移动端阅览

  • 吴沁文, 王珊珊. 基于SystemVerilog的浮点数约束生成器的研究与实现[J]. 现代雷达, 2023, 45(7): 75-82. DOI：

    WU Qinwen, WANG Shanshan. A Study and Implementation of a Floating-point Constraint Generator Based on SystemVerilog[J]. Modern Radar, 2023, 45(7): 75-82. DOI：

  •  
  •  
icon
试读结束，您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束，您可以通过登录账户，到个人中心，购买VIP会员阅读全文。
已是VIP会员？
去登录 >

0

浏览量

0

下载量

0

CSCD

文章被引用时，请邮件提醒。
提交
工具集
参考文献导出
分享
收藏
添加至我的专辑

相关文章

暂无数据

相关作者

暂无数据

相关机构

暂无数据
0