您当前的位置:
首页 >
文章列表页 >
GSM的下行同步算法设计与FPGA实现
开发与研究 | 更新时间:2026-04-20
    • GSM的下行同步算法设计与FPGA实现

    • Design and implementation of GSM downlink synchronization based on FPGA

    • 电信工程技术与标准化   2013年26卷第4期 页码:69-74
    • DOI:10.13992/j.cnki.tetas.2013.04.014    

      中图分类号: TN929.532
    • 纸质出版:2013

    移动端阅览

  • [1]许起明,余翔.GSM的下行同步算法设计与FPGA实现[J].电信工程技术与标准化,2013,26(04):69-74. DOI: 10.13992/j.cnki.tetas.2013.04.014.

    许起明, 余翔. Design and implementation of GSM downlink synchronization based on FPGA[J]. 2013, 26(4): 69-74. DOI: 10.13992/j.cnki.tetas.2013.04.014.

  •  
  •  
icon
试读结束,您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束,您可以通过登录账户,到个人中心,购买VIP会员阅读全文。
已是VIP会员?
去登录 >

0

浏览量

134

下载量

4

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

一种改良的射线追踪模型原理及应用效果验证
GSM网络无线利用率提升思路研究
基于5G仿真及测试的覆盖效果研究
LTE FDD与GSM频谱共享方案
基于微网并网的智能电网用户用电福利研究

相关作者

宋雷
张冬晨
白晓平
贾磊
李琦
周君杰
郭建光
张力伟

相关机构

中国移动通信集团设计院有限公司
中国移动通信集团湖南有限公司
中国移动通信集团陕西有限公司
湖南省邮电规划设计院有限公司中国铁塔股份有限公司湖南分公司
中国铁塔股份有限公司湖南分公司
0