NOC路由节点VLSI设计

王剑; 王宏; 杨志家

Chinese

您当前的位置：

首页 >

文章列表页 >

NOC路由节点VLSI设计

更新时间：2026-09-04

- NOC路由节点VLSI设计
- VLSI Design of Router for Network on Chip
- 微电子学与计算机 2010年27卷第1期页码：9-12
- 作者机构：
  
  1. 中国科学院沈阳自动化研究所工业信息学重点实验室,辽宁,沈阳,110016
  2. 中国科学院机构研究生院,北京,100039
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2010
- 稿件说明：
移动端阅览
王剑, 王宏, 杨志家. NOC路由节点VLSI设计[J]. 微电子学与计算机, 2010, 27(1): 9-12.

WANG Jian, WANG Hong, YANG Zhi-jia. VLSI Design of Router for Network on Chip[J]. 2010, 27(1): 9-12.
王剑, 王宏, 杨志家. NOC路由节点VLSI设计[J]. 微电子学与计算机, 2010, 27(1): 9-12. DOI：

WANG Jian, WANG Hong, YANG Zhi-jia. VLSI Design of Router for Network on Chip[J]. 2010, 27(1): 9-12. DOI：

摘要

基于wormhole交换策略和目的地址确定性路由算法

采用三级流水线的结构实现了片上网络中的路由节点.该路由节点适用于Mesh和Torus拓扑

并采用虚通道技术增加吞吐量.在Xilinx的FPGA上实现后可知

该路由节点最高可工作在130 MHz的时钟频率上

传输带宽为20.8Gb/s.

Abstract

A router with 3-stage pipeline architecture is designed for network on chip (NOC) in this paper.It is used wormhole forwarding strategy and deterministic routing algorithm and supports both Mesh and Torus topology.In order to increase throughput

the virtual channels technology is also used.The NOC router is implemented on Xilinx Virtex2p XC2vp30 with a maximum clock frequency of 130MHz and transmission bandwidth of 20.8Gb/s.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

面向片上网络和DDR3控制器的网络接口设计与实现

基于拥塞超前感知的NoC路由器设计

基于多路径路由片上网络的低功耗联合编码电路设计

基于网络演算的片上网络重组缓存上界的预测方法

基于微码控制器的NoC网络接口设计

相关机构

中国电子科技集团公司第五十八研究所

集成电路与微系统全国重点实验室

合肥工业大学微电子设计研究所

合肥工业大学电子科学与应用物理学院

南京大学微电子设计研究所

AI问答

地址：北京市丰台区顺八条1号院2号楼北阳晨光大厦2层邮编：100079
联系电话：（010）53879206 Email：tmw@bjxintong.com.cn
技术支持由北京北大方正电子有限公司提供京ICP备09082226号-64 京公网安备11010602201714号
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies

⁰