埋部分P+层背栅SOI高压器件新结构

阳小明; 李天倩

Chinese

您当前的位置：

首页 >

文章列表页 >

埋部分P+层背栅SOI高压器件新结构

更新时间：2026-09-04

- 埋部分P+层背栅SOI高压器件新结构
- A Novel Buried Partial P+ Layer SOI High Voltage Device Structure with a Back Gate
- 微电子学与计算机 2010年27卷第4期页码：54-57
- 作者机构：
  
  西华大学机构电气信息学院,四川,成都,610039
- 作者简介：
- 基金信息：
- DOI：
  中图分类号：
- 纸质出版：2010
- 稿件说明：
移动端阅览
阳小明, 李天倩. 埋部分P+层背栅SOI高压器件新结构[J]. 微电子学与计算机, 2010, 27(4): 54-57.

YANG Xiao-ming, LI Tian-qian. A Novel Buried Partial P+ Layer SOI High Voltage Device Structure with a Back Gate[J]. 2010, 27(4): 54-57.
阳小明, 李天倩. 埋部分P+层背栅SOI高压器件新结构[J]. 微电子学与计算机, 2010, 27(4): 54-57. DOI：

YANG Xiao-ming, LI Tian-qian. A Novel Buried Partial P+ Layer SOI High Voltage Device Structure with a Back Gate[J]. 2010, 27(4): 54-57. DOI：

摘要

提出了一种埋部分P+层的背栅SOI (Buried Partial P+layer SOI

BPP+SOI) 高压器件新结构.部分P+层的引入不仅有效地增强了源端埋氧层电场

而且还降低了源端PN结表面电场

使器件击穿电压随背栅压的增加而大幅增加

比导通电阻也显著降低.仿真结果表明

在漂移区长度为150m

背栅压为650V时

BPP+SOI的耐压较常规结构提高了84.9%;在漂移区为120m

耐压相同的情况下

BPP+SOI的比导通电阻较常规结构降低了31%.

Abstract

A Novel Buried Partial P+ Layer SOI High Voltage Device Structure with a Back Gate (BPP+SOI) is proposed. At the source side

the vertical electric field of the buried layer is increased and the surface electric field of PN junction is reduced due to the Partial P+ layer on the buried oxide of this structure; therefore

the breakdown voltage of the structure is greatly increased when the back gate bias is increased. Moreover

the specific on-resistance is reduced significantly. The simulation results show that the breakdown voltage of the BPP+SOI increases by 84.9 % at the 650V back gate bias and 150m drift region length while the specific on-resistance decreases by 31% at the same breakdown voltage and 120m drift region length.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多尺度融合与小目标增强的航拍车辆检测算法

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

一种基于特征上下文理解与切片分析的肺结核检测算法

面向处理器分支预测单元的Spectre攻击轻量化防御方法