CCD图像采集系统的低功耗流水线ADC设计

徐美华; 樊裕乐; 李科

Chinese

您当前的位置：

首页 >

文章列表页 >

CCD图像采集系统的低功耗流水线ADC设计

更新时间：2026-09-04

- CCD图像采集系统的低功耗流水线ADC设计
- The Design of Low Power Dissipation Pipeline ADC in CCD Image Processor
- 微电子学与计算机 2010年27卷第7期页码：164-167
- 作者机构：
  
  1. 上海大学微电子研究与开发中心,上海,200072
  2. 上海大学机电工程与自动化学院,上海,200072
- 作者简介：
- 基金信息：
  
  国家“八六三”计划项目(2008AA03A336)国家自然科学基金项目(60773081)
- DOI：
  中图分类号：
- 纸质出版：2010
- 稿件说明：
移动端阅览
徐美华, 樊裕乐, 李科. CCD图像采集系统的低功耗流水线ADC设计[J]. 微电子学与计算机, 2010, 27(7): 164-167.

XU Mei-hua, FAN Yu-le, LI Ke. The Design of Low Power Dissipation Pipeline ADC in CCD Image Processor[J]. 2010, 27(7): 164-167.
徐美华, 樊裕乐, 李科. CCD图像采集系统的低功耗流水线ADC设计[J]. 微电子学与计算机, 2010, 27(7): 164-167. DOI：

XU Mei-hua, FAN Yu-le, LI Ke. The Design of Low Power Dissipation Pipeline ADC in CCD Image Processor[J]. 2010, 27(7): 164-167. DOI：

摘要

设计了一个适用于面阵CCD图像采集系统的10位、90MSPS流水线ADC.通过采用低功耗动态比较器和省略输入级采样/保持模块使得该高速ADC具有低功耗的优点.电路设计使用Charter0.35m3.3V2P4M CMOS工艺.仿真结果表明:90MHz的采样速率、3.3MHz正弦信号输入下

该ADC模块具有9.3bit的有效分辨率

最大DNL为0.5LSB

最大INL为0.8LSB

整个ADC功耗仅为35.4mW.

Abstract

This paper presents design of a 10bit and 90 Ms/s pipeline ADC which is used in CCD image processor. Using Dynamic Comparator and omitting the input stage S/H (Sample and Hold)

the ADC achieved the characteristic of low-power dissipation. The designed ADC is implemented in Charter 0.35m 2P4M CMOS process technology. Simulating results indicate that it can achieve an ENOB (Effective number of bit) of 9.3 bit

a maximum DNL of 0.5 LSB

a maximum INL of 0.8 LSB for a 3.3MHz sinusoid input at 90MHz sampling rate. The total power consumption of the ADC core is only 35.4mW from a 3.3V supply.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于多尺度融合与小目标增强的航拍车辆检测算法

AlN/GaN混合缓冲层双异质结p-GaN HEMT直流特性仿真

低功耗设计的双链电源关断策略的实现与验证

基于MSS-YOLO-MPHands融合架构的装配手部动作识别研究

面向处理器分支预测单元的Spectre攻击轻量化防御方法